BIST
- 网络内建自测试(Built-In Self Test)；内建自我测试；内置自测
BISTBIST
内建自测试(Built-In Self Test)
加权内建自测试(BIST)设计中的多目标优化技术研究谈恩民 65 082081123 徐刚 测试计量技术及仪器 基于灭点几何和径向准直 …
内建自我测试
两款晶片都设有内建自我测试(BIST)模式，让工程师可以在厂内进行测试，启动系统和执行诊断功能。FPD-Link III串联器和解 …
内置自测
最后对内置自测（BIST）进行了讨论，给出了边界扫描和BIST的VHDL程序代码例子。在数字系统设计中，本章内容起很重要 …
内建自检
...从介质中装入安装程序 安装IPL 系统IPL组成 内建自检(BIST) -交流AC逻辑自检 -初始化所有的CPU芯片 -初始化所有芯片上的 …
内建自测试技术
2.4 内建自测试技术(BIST)18-192.5 测试管脚19-20 2.6 测试结果20 2.7 问题分析20-23 2.8 问题的解决方案23 2.9 小结23-25 第…
1
The proposed BIST scheme relies on a pseudo-random testing phase and a deterministic phase.
这一自测试策略包含伪随机测试阶段和确定性测试阶段。
2
Define test methodology (SCAN, BIST, JTAG etc. ) for the entire chip. Test pattern generation and optimization.
制定芯片整体测试方法（SCAN，BIST，JTAG等）。制定和优化测试模式。
3
Template is a cornerstone in the BIST for software, which affect the effectiveness and efficiency in software testing.
模板是软件内建自测试系统的基石，其内容关系到整个系统的性能和效果。
4
Recently, a BIST scheme using test patterns applied by Circuit-under-Test (TPAC) is proposed.
由被测电路自己施加测试向量的内建自测试方法是最近新提出的一种自测试技术。
5
Build-In Self-Test (BIST) is a commonly used DFT technologies.
内建自测试技术是一种普遍使用的可测性设计方法。
6
Gary Bist is a Staff Technical Writer at IBM's Toronto Lab.
GaryBist是IBM多伦多实验室的专职技术作家。
7
l Design testing logic circuit, including: Memory BIST, scan insertion boundary scan test, delay test, macro test;
设计测试用逻辑电路，包括：库BIST，扫描插入边界扫描测试，延迟测试，宏测试；
8
The Research and Design BIST Based All Status Pseudo-Random Sequence Generators
基于全状态伪随机序列的BIST设计
9
Constraint Input Reduction BIST Scheme for Multiple Scan Chains
约束输入精简的多扫描链BIST方案
10
A high level register allocation algorithm for minimizing BIST test resources
一种减少BIST测试资源的高级寄存器分配算法
11
Designof Constant Divider and Its BIST Implement
常数除法器的设计及其BIST实现
12
Effective Measures to Reduce Hardware Overhead on Multiseeding BIST
减少多种子内建自测试方法硬件开销的有效途径
13
A Mixed Mode BIST Approach of Digital Integrated Circuits
数字集成电路的混合模式内建自测试方法
14
Test Time Minimization for Hybrid BIST of Core-Based Systems
混合BIST核系统的测试时间最小化
15
BIST Scheme for Test Data Sharing with Multiple Cores
一种多核共享测试数据的BIST方案
16
A novel BIST technique for multipliers cores
一种新颖的乘法器核内建自测试设计方法
17
A Partial Scan Algorithm for BIST Based on Structure Analysis and Testability Analysis
一种基于结构和可测性分析的BIST部分扫描算法
18
A Reseeding BIST Way by Selecting Multiple- Cell
一种选择多个单元的重新播种内建自测试方法
19
BIST Structure and Test Vector Generation Based on a Controlled LFSR
一种基于受控LFSR的内建自测试结构及其测试矢量生成
20
A New Design of Programmable Memory BIST
一种新型的可编程存储器BIST设计