plls
- 网络锁相环；频率合成器；普林勒仕
pllsplls
锁相环
内置锁相环(PLLs) 和一个专用双倍速率 (DDR) 界面支持用以双倍速率同步动态随机存储器（DDR SDRAM）和快速循环动态随 …
频率合成器
频率合成器(PLLs)PLL15系列PLL20系列PLL25A系列型号 性能特点： 典型应用： 频率范围(MHz)电源（Vdc）电流（mA)PLL2…
普林勒仕
家用电器旗舰店大全(2) - 100lemai.com ... 412. PIANO/ 皮阿诺 413. Plls/ 普林勒仕 414. PNY/ 必恩威 ...
锁相回路
锁相回路(PLLs)常用於合成频率及时脉产生於电子系统中，所以对於其时间偏移的规格甚为严谨，故此论文针对PLL做时间偏移 …
锁相环电路
...Cs)；模数转换电路(A/Ds or ADCs)；锁相环电路(PLLs)，常用于生成高频基准时钟或者从异步数据流中恢复同步时钟。
锁相回路设计
此平台包含了标准元件、I/Os、记忆体、锁相回路设计(PLLs) 以及混合信号元件，并且设计为在任何操作电压下均具有极低的 …
轴力图
? （6）在后处理中，定义线形单元的节点轴力（） ，画出线形单元 的轴力图（<PLLS>） ，打印单元的支反力结果…
1
Chapter 2 will give basic ideas of phase-locked loops (PLLs) as well as some important characteristics in a frequency synthesizer.
在论文中，第二章会介绍锁相迴路的基本理论以及频率合成器的重要特性。
2
In most system application, PLLs server as a powerful technical course to afford perfect resolve method.
在系统应用中，它往往是提供完整解决方法的一个强有力的技术手段。
3
PLLs have many applications in integrated circuits ranging from agile frequency synthesis and clock recovery circuits.
锁相环（Phase-lockedloop，PLL）广泛应用于频率综合器、时钟恢复电路等集成电路中。
4
The traditional NEs clocking approach is based on the analog PLLs under the control by some software and microprocessors.
传统的网元时钟电路由模拟锁相外加软件或微处理机来实现。