38译码器

74ls138三八译码器，ABC分别接P1.0P1.1P1.2，Y0~Y7分别接0~7号数码管（共阴极），输出格式是： 23-59-59，你只用6个数码管，就把中间的两个横杠去掉就行了，代码修改一下。（不仅是代码中用于显示-的部分，还有数码管的控制字，也就是三八译码器的3个输入端得信号，也要去掉两个）。P2.0~P2.7接数码管的八位（P2.0接a，依次。。。）调整时间的用四个独立按键，控制时钟+的接P3.2，-的接P3.2，控制分钟+的接P1.0，-的接P1.1。这4个控制键可以自己改。源程序：COUNT1 EQU 30HMIAO1 EQU 31HMIAO2 EQU 32HCOUNT2 EQU 33HFEN1 EQU 34HFEN2 EQU 35HCOUNT3 EQU 36HSHI1 EQU 37HSHI2 EQU 38HORG 0000HSJMP STARTORG 0030HSTART:MOV SP,#60H MOV P0,#0FFH MOV P2,#0FFH MOV DPTR,#TAB MOV COUNT1,#0 MOV MIAO1,#0 MOV MIAO2,#0 MOV COUNT2,#0 MOV FEN1,#0 MOV FEN2,#0 MOV COUNT3,#0 MOV SHI1,#0 MOV SHI2,#0MAIN: CALL PROCESS1 CALL PROCESS2 CALL PROCESS3 CALL DISPLAY INC COUNT1 SJMP MAINPROCESS1:MOV A,COUNT1 CJNE A,#60,JIXU1 MOV COUNT1,#0 INC COUNT2 JIXU1: MOV A,COUNT1 MOV B,#10 DIV AB MOV MIAO1,A MOV MIAO2,B RETPROCESS2:MOV A,COUNT2 CJNE A,#60,JIXU2 MOV COUNT2,#0 INC COUNT3 JIXU2: MOV A,COUNT2 MOV B,#10 DIV AB MOV FEN1,A MOV FEN2,B RETPROCESS3:MOV A,COUNT3 CJNE A,#24,JIXU3 MOV COUNT3,#0 JIXU3: MOV A,COUNT3 MOV B,#10 DIV AB MOV SHI1,A MOV SHI2,B RETDISPLAY:MOV R2,#0FHL1: MOV R3,#09HL2: MOV A,MIAO1 MOVC A,@A+DPTR MOV P2,A MOV P1,#06H CALL DELAY MOV A,MIAO2 MOVC A,@A+DPTR MOV P2,A MOV P1,#07H CALL DELAY MOV P2,#40H MOV P1,#05H CALL DELAY MOV A,FEN1 MOVC A,@A+DPTR MOV P2,A MOV P1,#03H CALL DELAY MOV A,FEN2 MOVC A,@A+DPTR MOV P2,A MOV P1,#04H CALL DELAY MOV P2,#40H MOV P1,#02H CALL DELAY MOV A,SHI1 MOVC A,@A+DPTR MOV P2,A MOV P1,#00H CALL DELAY MOV A,SHI2 MOVC A,@A+DPTR MOV P2,A MOV P1,#01H CALL DELAY DJNZ R3,L2 DJNZ R2,L1 RETDELAY:MOV R0,#50D2: MOV R1,#10D1: DJNZ R1,D1 DJNZ R0,D2 RET

用74LS138译码器设计三人表决电路仿真图如下。用4选一数据选择器74LS153设计的三人表决电路仿真图如下。请及时采纳！

用法：通过三位二进制数来控制输出低电平。原理：有三个选通端，只有当选通端为100时138才工作，每一个二进制数对应一个低电平的输出，比如000对应y1（非），其他的同理，需要注意的是在正常工作时，其他的输出都是高电平，只有一个是低电平。

38译码器一共三个输入，低位两个输入同时输入两个24译码器，高位做使能，一个直接连，一个加非门，输出的时候高位0使能的那个输出0123位，高位1使能的出处4567位。74ls138是3 - 8线译码器，扩展成24线，用三片74ls138，就能出24线，三片的选择端A连接在一起，B连接在一起，C连接在一起，用三I/O选择。使能端G1接高电平。使能端G2A，G2B（4脚，5脚）连接在一起，再用一片74ls138或74ls139译码器的输出端分别控制24线译码器的三个使能端G2A，G2B。再用2个I/O控制使能选择，即5个I/O就能出24线译码。扩展资料：将两片3线—8线译码器连接成4线—16线译码器。其中第二片74138的使能端G1和第一片的使能端G2A接成D输入端。当D=0时，第一片74138工作，对0000—0111的输入信号进行译码输出。当D=1时，第二片74138工作，对1000—1111的输入信号进行译码输出。7442为二—十进制译码器，具有4个输入端和10个输出端。输入信号采用8421BCD码，二进制数0000—1001与十进制数0—9对应。当输入超过这个范围是无效，10个输出端均为高电平。7442电路没有使能端，因此只要输入在规定范围内，就会有一个输出端为低电平。参考资料来源：百度百科-译码器

片选的作用。38译码器：通过3位输入控制输出8位中的一位，起到一个片选的作用。38译码器，顾名思义，3线8线译码器，3线指三位二进制数字，会组成000到111共8个不同的数字，所以有八种状态，所以取名三八译码器，4线16线也是如此。

低电平有效。38译码器主要是用三位二进制数来控制输出低电平。有3个选通端，选通端只有在100时138的时候才工作，并且每一个二进制数都对应了一个低电平的输出，例如000对应y1（非），其他的同理，在正常工作的时候，其他的输出都是高电平，只有一个是低电平。

译码器工作G1必须是高电平，否则没输出

F(A,B,C)=∑m(1,3,5)，如下图：

是，74LS138是一种应用广泛的3-8译码器，有3个选择输入端，可组成8种状态，对应8个输出引脚，输出信号均为低电平有效，有那个真值表

在使能端S1（高有效）、S2（低有效）、S3（低有效）同时有效的前提下，一个时刻只有一个输出端为低电平（其余为高）； 使能端无效的话，输出全为高电平。

74LS138译码器有6个输入端，其中，3个是使能输入端，3个是选择输入端。输出端是8个。

A`B`C`对应000，为0输出端口；第二项对应010，为2端口；以此类推，第三项为端口6，第四项为端口7，将这四个输出端口接与门即可

输入端的状态为011，这是十进制的3。那么，就是 Y3 输出为零，其它输出，皆为1。

74LS138是3线-8线译码器，按照组合逻辑的设计步骤，先列出真值表，就可以写出逻辑函数了，那么8个输出函数Y0~Y7本应是1有效的，逻辑函数是与项，要用与门译吗，每一个输出函数都是一个最小项。可是，要用与非门译码，就要化成与非式，对原函数两边取反，就得到反函数了，就用与非门了。这样，得到的每个反函数，就是最小项的反函数。如下图，以Y0为例。真值表是Y0~Y7的反函数了。

F(A,B,C)=∑m(1,3,5)，如下图：

Y=AC+A非（B非C+BC非）解析：令138译码器的三个选通输入依次是ABC，那么当ABC=000时，选中Y0(即此时Y0输出0，其余输出1)，所以Y1,Y2,Y5,Y7分别对应001,010,101,111，将这些输出接与非门，那么也就是说，只要这四个通道一个被选中，输出Y就为1，否则就为0，由此可得Y的表达式。列真值表如下：ABC Y000 0001 1010 1011 0100 0101 1110 0111 1==========================================希望我的回答对你有用^_^

F(A,B,C)=∑m(1,3,5)，如下图：

1表示赞成，0表示否定。011 101 110 111四种情况表决通过。A B C代表3个人，然后简化。或：Sa，Sb，Sc为三裁判按键，按下=1通过，S为开始键真值表中绿色圈为通过组合，通过後LED亮。138译码器的ABC做为输入端，Y3，Y5，Y6，Y7连在一个与非门上，令其输出为Y，若Y为高电频，则表决通过，Y为低电频则表决不通过。扩展资料：74LS138可以组成三变量输入，四变量输入的任意组合逻辑电路。用一块3线-8线译码器74LS138可以组成任何一个三变量输入的逻辑函数，任意一个输入三变量的逻辑函数都可以用一块3线-8线译码器74LS138来实现。因为任意一个组合逻辑表达式都可以写成标准与或式的形式，即最小项之和的形式，而·块3线-8线译码器74LS138的输出正好是二变量最小项的全部体现。参考资料来源：百度百科-74LS138

a2接a,a1接b,a0接c,s1接高电平，s2,s3接地，译码器输出如下右图然后根据把逻辑函数∑m(1,3,4,5,6)中y1,y3,y4,y5,y6引脚用与非门相接y0,y2,y7用非门，然后这2个与非门和非门输出再用1个或门输出大概如此可能有错，n多年前学过一点，如今也是现学现卖，仅供参考

(9)74ls138译码器74ls138是3/8译码器，即对3个输入信号进行译码。得到8个输出状态。G1,G2A,G2B,为数据允许输出端，G2A,G2B低电平有效。G1高电平有效。A,B,C为译码信号输出端，Y0~Y7为译码输出端，低电平有效。

F= A"B"C" + ABC = A ⊙ B ⊙ C电路功能：A、B、C 相同，F 输出 为 1 。三八译码器是输出低电平有效，与非门在这里就是低电平的或非门。⊙ 是同或门的符号，就是异或非门，与异或门相反。

用一块3线-8线译码器74LS138可以组成任何一个三变量输入的逻辑函数，任意一个输入三变量的逻辑函数都可以用一块3线-8线译码器74LS138来实现。因为任意一个组合逻辑表达式都可以写成标准与或式的形式，即最小项之和的形式，而·块3线-8线译码器74LS138的输出正好是二变量最小项的全部体现。根据输出表达式，从中可以看出译码器74LS138是一个完全译码器，涵盖了所有三变量输入的最小项，这个特性正是它组成任意一个组合逻辑电路的基础。74ls138还有另一重要应用，可以组成数据分配器。其实在电路在家用电器、自动化控制等方面都有重要的应用。扩展资料：工作原理1、当一个选通端（E1）为高电平，另两个选通端为低电平时，可将地址端（A0、A1、A2）的二进制编码在Y0至Y7对应的输出端以低电平译出。（即输出为Y0至Y7的非）比如：A2A1A0=110时，则Y6输出端输出低电平信号。2、利用 E1、E2和E3可级联扩展成 24 线译码器；若外接一个反相器还可级联扩展成 32 线译码器。3、若将选通端中的一个作为数据输入端时，74LS138还可作数据分配器。4、可用在8086的译码电路中，扩展内存。参考资料来源：百度百科-74LS138

Yi非等于Mi非，

74LS138 为3 线－8 线译码器，共有 54/74S138和 54/74LS138两种线路结构型式，其工作原理如下： 　　①当一个选通端（E1）为高电平，另两个选通端（（/E2））和（/E3））为低电平时，可将地址端（A0、A1、A2）的二进制编码在Y0至Y7对应的输出端以低电平译出。（即输出为Y0至Y7的非）比如：A2A1A0=110时，则Y6输出端输出低电平信号。 　　②利用 E1、E2和E3可级联扩展成 24 线译码器；若外接一个反相器还可级联扩展成 32 线译码器。 　　③若将选通端中的一个作为数据输入端时，74LS138还可作数据分配器。 　　④可用在8086的译码电路中，扩展内存。 单 74ls138叫38译码器 就是三个输入 对应8个输出 意思就是 一个3位的二进制 输入对应一个10进制的一位 例如 A B C 输入 1 1 1 那他那边的Y就会输出对应的一个位置 如果ABC 译码为8 那Y里面就有一个位被弄为低电平。

这是两个不同逻辑功能的芯片138是3线-8线的译码器。用于选择在8根输出线中的哪根有效48是BCD码译码器。用于连接7段LED数码管。译码器(decoder)是一类多输入多输出组合逻辑电路器件，其可以分为：变量译码和显示译码两类。 变量译码器一般是一种较少输入变为较多输出的器件，常见的有n线-2^n线译码和8421BCD码译码两类；显示译码器用来将二进制数转换成对应的七段码，一般其可分为驱动LED和驱动LCD两类。

74LS138是3线8线译码器，有8个输出端，可以带8个数码管，所以，13个数码管就要用2个74LS138。想用74LS138驱动数码管有点问题，输出端在低电平时的最大输出电流只有4mA，而它的输出端是要接到数码管公共端的，数码管是点亮时公共端的电流要远远大于4mA的，而且数码管必须是共阴的，共阳是无效的。74HC154是4线-16线译码器，有16个输出端，一片就可以带16个数码管了。更主要是它的输出端的输出电流可达到25mA，这个电流驱动数码管的公共端还可以。结论，用1片74HC154就可以接13个数码管，而不能用74LS138。

用3线-8线译码器和门电路设计组合逻辑电路，使Y=BC+AB……A0,A1,A2分别对应为A，...用一片74LS138译码器和一片2-四输入与非门74LS20就可以实现，函数中的Y3,

这个我不知道能不能添加其他的逻辑器件，如果不能我也就没办法了，74138是组合逻辑器件而不是时序逻辑器件，所以值是不能返回来再起作用的。首先你可以看一下74138的真值表然后根据题意y=ABC+A/B/C+/A/B/C也就是说最小项为111 100 000而当满足这三个最小项时，y7，y1，y0分别低有效你只要把这三个输出非一下在三项或一下就可以实现逻辑功能了。建议你好好理解一下74138译码器的功能。（其实就是一个0~7的译码器，对应到卡诺图就是个三变量卡诺图）

74ls138是3 - 8线译码器，扩展成24线，用三片74ls138，就能出24线，三片的选择端A连接在一起，B连接在一起，C连接在一起，用三I/O选择。使能端G1接高电平。使能端G2A，G2B（4脚，5脚）连接在一起，再用一片74ls138或74ls139译码器的输出端分别控制24线译码器的三个使能端G2A，G2B。再用2个I/O控制使能选择，即5个I/O就能出24线译码。

74LS138译码器的输出是不带缓冲的直接输出.输出低电平有效.

74LS138是3位二进制译码器，B2、B1、B0位输入信号；使能输入端：E3接1，E2、E1接0，Y7~Y0的非为输出信号。Y0的非=m0的非。将要用译码器实现的逻辑功能用最小项的非表示，逻辑功能中有那个最小项的非，就将对应译码器的输出端接出来，用相应的门即可实现功能。

74L138译码器对51单片机实现功能当一个选通端（E3）为高电平，另两个选通端（E1)和/(E2)）为低电平时，可将用单片机3个引脚控制地址端的二进制编码在一个对应的输出端以低电平译出。若将选通端中的一个作为数据输入端时，74LS138还可作数据分配器用与非门组成的3线-8线译码器74LS1383线-8线译码器74LS138的功能表无论从逻辑图还是功能表我们都可以看到74LS138的八个输出引脚，任何时刻要么全为高电平1—芯片处于不工作状态。译码器工作原理：译码器是一种具有“翻译”功能的逻辑电路，这种电路能将输入二进制代码的各种状态，按照其原意翻译成对应的输出信号。有一些译码器设有一个和多个使能控制输入端，又成为片选端，用来控制允许译码或禁止译码。在图1中，74138是一种3线—8线译码器 ，三个输入端CBA共有8种状态组合（000—111），可译出8个输出信号Y0—Y7。这种译码器设有三个使能输入端，当G2A与G2B均为0，且G1为1时，译码器处于工作状态，输出低电平。当译码器被禁止时，输出高电平。

可将地址端（A0、A1、A2）的二进制编码在Y0至Y7对应的输出端以低电平译出。74LS138为3线－8线译码器，共有54/74S138和54/74LS138两种线路结构型式，其工作原理就是当一个选通端（E1）为高电平，另两个选通端（/E2）和（/E3）为低电平时，可将地址端（A0、A1、A2）的二进制编码在Y0至Y7对应的输出端以低电平译出。

用一块3线-8线译码器74LS138可以组成任何一个三变量输入的逻辑函数，任意一个输入三变量的逻辑函数都可以用一块3线-8线译码器74LS138来实现。因为任意一个组合逻辑表达式都可以写成标准与或式的形式，即最小项之和的形式，而·块3线-8线译码器74LS138的输出正好是二变量最小项的全部体现。根据输出表达式，从中可以看出译码器74LS138是一个完全译码器，涵盖了所有三变量输入的最小项，这个特性正是它组成任意一个组合逻辑电路的基础。74ls138还有另一重要应用，可以组成数据分配器。其实在电路在家用电器、自动化控制等方面都有重要的应用。扩展资料：工作原理1、当一个选通端（E1）为高电平，另两个选通端为低电平时，可将地址端（A0、A1、A2）的二进制编码在Y0至Y7对应的输出端以低电平译出。（即输出为Y0至Y7的非）比如：A2A1A0=110时，则Y6输出端输出低电平信号。2、利用 E1、E2和E3可级联扩展成 24 线译码器；若外接一个反相器还可级联扩展成 32 线译码器。3、若将选通端中的一个作为数据输入端时，74LS138还可作数据分配器。4、可用在8086的译码电路中，扩展内存。参考资料来源：百度百科-74LS138

一位全加器：A、B为加数，C为前进位，S为和，Co为后进位；ABC分别为74LS138的数据输入位，Y为74LS138的输出位；真值表如下图示；那么；把 S=1 的 Y 端通过四输入与非门连接在一起，则门输出即为 S；把 C0=1 的 Y 端通过四输入与非门连接在一起，则门输出即为 Co；

(9)74ls138译码器 74ls138是3/8译码器，即对3个输入信号进行译码。得到8个输出状态。G1,G2A,G2B,为数据允许输出端，G2A,G2B低电平有效。G1高电平有效。A,B,C为译码信号输出端，Y0~Y7为译码输出端，低电平有效。74LS148是兼容TTL电平的，供电4.5～5.5V 基本原理：他允许同时输入两个以上编码信号。不过在设计优先编码器时已经将所有的输入信号按优先顺序排了队，当几个输入信号同时出现时，只对其中优先权最高的一个进行编码。

由图3.3.8可见，74LS138仅有3个地址输入端。如果想对4位二进制代码，只能利用一个附加控制端（当中的一个）作为第四个地址输入端。取第（1）片74LS138的和作为它的第四个地址输入端（在同一个时间令），取第（2）片的作为它的第四个地址输入端（在同一个时间令），取两片的、、，并将第（1）片的和接至，将第（2）片的接至，如图3.3.9所示，于是得到两片74LS138的输出分别为点击浏览下一页图3.3.9 用两片74LS138接成的4线－16线译码器点击浏览下一页式（3.3.8）表明时第（1）片74LS138工作而第（2）片74LS138禁止，将的0000～0111这8个代码译成8个低电平信号。而式（3.3.9）表明时，第（2）片74LS138工作，第（1）片74LS138禁止，将的1000～1111这8个代码译成8个低电平信号。这样就用两个3线－8线译码器扩展成一个4线－16线的译码器了。同理，也可一用两个带控制端的4线－16线译码器接成一个5线-32线译码器。点击浏览下一页用与非门组成的3线-8线译码器74LS138点击浏览下一页 74ls138译码器内部电路3线-8线译码器74LS138的功能表点击浏览下一页 74ls138功能表无论从逻辑图还是功能表我们都可以看到74LS138的八个输出管脚，任何时刻要么全为高电平1—芯片处于不工作状态，要么只有一个为低电平0，其余7个输出管脚全为高电平1。如果出现两个输出管脚在同一个时间为0的情况，说明该芯片已经损坏。当附加控制门的输出为高电平（S＝1）时，可由逻辑图写出点击浏览下一页 74ls138逻辑图由上式可以看出，在同一个时间又是这三个变量的全部最小项的译码输出，所以也把这种译码器叫做最小项译码器。71LS138有三个附加的控制端、和。当、时，输出为高电平（S＝1），译码器处于工作状态。否则，译码器被禁止，所有的输出端被封锁在高电平，如表3.3.5所示。这三个控制端也叫做“片选”输入端，利用片选的作用可以将多篇连接起来以扩展译码器的功能。带控制输入端的译码器又是一个完整的数据分配器。在图3.3.8电路中如果把作为“数据”输入端（在同一个时间），而将作为“地址”输入端，那么从送来的数据只能通过所指定的一根输出线送出去。这就不难理解为什么把叫做地址输入了。例如当＝101时，门的输入端除了接至输出端的一个以外全是高电平，因此的数据以反码的形式从输出，而不会被送到其他任何一个输出端上。

38译码器是一种数字电路，用于解析数字信号并将其转换为模拟信号。在38译码器中，J1和J10是特殊的连接端子，需要将它们连接在一起。J1和J10在38译码器中具有以下作用：保持复位：当对38译码器进行电源接通或者复位操作时，需要使得J1和J10连接在一起。这样可以在首次启动或重置时初始化译码器，确保其处于正确的工作状态。扩展使用：J1和J10还可以被用作扩展输入和输出端口，在某些情况下可能需要将这些端口连接化作其他功能。总之，38译码器中的J1和J10需要连接在一起以保证设备的正常启动和复位，同时还具有可扩展性的作用。

74138译码器的地址输入端的作用是把地址码（一般是8位、16位等）的二进制码译成BCD码或10进制数。译码器的种类很多，但它们的工作原理和分析设计方法大同小异，其中二进制译码器、二-十进制译码器和显示译码器是三种最典型，使用十分广泛的译码电路。二进制码译码器，也称最小项译码器，N中取一译码器，最小项译码器一般是将二进制码译为十进制码。工作原理：这种电路能将输入二进制代码的各种状态，按照其原意翻译成对应的输出信号。有一些译码器设有一个和多个使能控制输入端，又成为片选端，用来控制允许译码或禁止译码。在图1中，74138是一种3线—8线译码器 ，三个输入端CBA共有8种状态组合（000—111），可译出8个输出信号Y0—Y7。这种译码器设有三个使能输入端，当G2A与G2B均为0，且G1为1时，译码器处于工作状态，输出低电平。当译码器被禁止时，输出高电平。图2时检测74ls138译码器时间波形的电路，使用的虚拟仪器为数字信号发生器和逻辑分析仪。数字信号发生器在一个周期内按顺序送出两组000—111的方波信号。

实现译码器的禁止，检测作用

就是个38译码器输入端A2~A0组成的三位2进制数是多少，相应的输出Y为低电平，其他为高电平。如A2~A0：111，即7，则Y7输出为低电平，其他为高电平。你可以搜一下，看一下它的功能表。

这个根据三--八译码器功能和你设计的单片机系统功能需要而定。 一般当外围芯片较多时 ，单片机的IO口不能提供如此多的片选信号时，用三八译码器即可以只用3个I/O口 分配 8 个片选信号给 8 个外围芯片，从而对外围芯片进行分时的读写操作！ 希望对你有点帮助！

由图3.3.8可见，74LS138仅有3个地址输入端。如果想对4位二进制代码，只能利用一个附加控制端（当中的一个）作为第四个地址输入端。取第（1）片74LS138的和作为它的第四个地址输入端（在同一个时间令），取第（2）片的作为它的第四个地址输入端（在同一个时间令），取两片的、、，并将第（1）片的和接至，将第（2）片的接至，如图3.3.9所示，于是得到两片74LS138的输出分别为点击浏览下一页图3.3.9 用两片74LS138接成的4线－16线译码器点击浏览下一页式（3.3.8）表明时第（1）片74LS138工作而第（2）片74LS138禁止，将的0000～0111这8个代码译成8个低电平信号。而式（3.3.9）表明时，第（2）片74LS138工作，第（1）片74LS138禁止，将的1000～1111这8个代码译成8个低电平信号。这样就用两个3线－8线译码器扩展成一个4线－16线的译码器了。同理，也可一用两个带控制端的4线－16线译码器接成一个5线-32线译码器。点击浏览下一页用与非门组成的3线-8线译码器74LS138点击浏览下一页 74ls138译码器内部电路3线-8线译码器74LS138的功能表点击浏览下一页 74ls138功能表无论从逻辑图还是功能表我们都可以看到74LS138的八个输出管脚，任何时刻要么全为高电平1—芯片处于不工作状态，要么只有一个为低电平0，其余7个输出管脚全为高电平1。如果出现两个输出管脚在同一个时间为0的情况，说明该芯片已经损坏。当附加控制门的输出为高电平（S＝1）时，可由逻辑图写出点击浏览下一页 74ls138逻辑图由上式可以看出，在同一个时间又是这三个变量的全部最小项的译码输出，所以也把这种译码器叫做最小项译码器。71LS138有三个附加的控制端、和。当、时，输出为高电平（S＝1），译码器处于工作状态。否则，译码器被禁止，所有的输出端被封锁在高电平，如表3.3.5所示。这三个控制端也叫做“片选”输入端，利用片选的作用可以将多篇连接起来以扩展译码器的功能。带控制输入端的译码器又是一个完整的数据分配器。在图3.3.8电路中如果把作为“数据”输入端（在同一个时间），而将作为“地址”输入端，那么从送来的数据只能通过所指定的一根输出线送出去。这就不难理解为什么把叫做地址输入了。例如当＝101时，门的输入端除了接至输出端的一个以外全是高电平，因此的数据以反码的形式从输出，而不会被送到其他任何一个输出端上。