译码器

这个我不知道能不能添加其他的逻辑器件，如果不能我也就没办法了，74138是组合逻辑器件而不是时序逻辑器件，所以值是不能返回来再起作用的。首先你可以看一下74138的真值表然后根据题意y=ABC+A/B/C+/A/B/C也就是说最小项为111 100 000而当满足这三个最小项时，y7，y1，y0分别低有效你只要把这三个输出非一下在三项或一下就可以实现逻辑功能了。建议你好好理解一下74138译码器的功能。（其实就是一个0~7的译码器，对应到卡诺图就是个三变量卡诺图）

用3线—8线译码器(74LS138芯片)四输入与非门实现三个开关控制一个灯的电路：全加器真值表：00000；00110；01010；01101；10010；10101；11001；11111。故有Si和Ci的表达式分别为：Si＝A"B"C＋A"BC"＋AB"C"＋ABCCi＝A"BC＋AB"C＋ABC"＋ABC故74138的连接图为：下面的地址输入端：A2、A1、A0分别接全加器的三个输入信号：Ai、Bi、Ci－1；下面的使能信号端：S1接高电平＂1＂，S2、S3接低电平＂0＂；上面的信号输出端：Y1、Y2、Y4、Y7接至一个四输入与非门的四个输入端，此与非门的输出端为全加器输出信号Si端。Y3、Y5、Y6、Y7接至一个四输入与非门的四个输入端，此与非门的输出端为全加器输出信号Ci端。扩展资料：3线—8线译码器的注意事项：变量译码器是一个将n个输入变为2^n个输出的多输出端的组合逻辑电路。其模型可用下图来表示，其中输入变化的所有组合中，每个输出为1的情况仅一次，由于最小项在真值表中仅有一次为1，所以输出端为输入变量的最小项的组合。故译码器又可以称为最小项发生器电路。74138是一种3线—8线译码器 ，三个输入端CBA共有8种状态组合（000—111），可译出8个输出信号Y0—Y7。这种译码器设有三个使能输入端，当G2A与G2B均为0，且G1为1时，译码器处于工作状态，输出低电平。当译码器被禁止时，输出高电平。74ls138译码器时间波形的电路，使用的虚拟仪器为数字信号发生器和逻辑分析仪。数字信号发生器在一个周期内按顺序送出两组000—111的方波信号。参考资料来源：百度百科-译码器

74ls138是3 - 8线译码器，扩展成24线，用三片74ls138，就能出24线，三片的选择端A连接在一起，B连接在一起，C连接在一起，用三I/O选择。使能端G1接高电平。使能端G2A，G2B（4脚，5脚）连接在一起，再用一片74ls138或74ls139译码器的输出端分别控制24线译码器的三个使能端G2A，G2B。再用2个I/O控制使能选择，即5个I/O就能出24线译码。

74LS138译码器的输出是不带缓冲的直接输出.输出低电平有效.

74LS138是3位二进制译码器，B2、B1、B0位输入信号；使能输入端：E3接1，E2、E1接0，Y7~Y0的非为输出信号。Y0的非=m0的非。将要用译码器实现的逻辑功能用最小项的非表示，逻辑功能中有那个最小项的非，就将对应译码器的输出端接出来，用相应的门即可实现功能。

3--8线译码器输入对应的110为十进制数6，所以对应的输出应该为最小项m6"，即Y0Y1Y2Y3Y4Y5Y6Y7为11111101

74L138译码器对51单片机实现功能当一个选通端（E3）为高电平，另两个选通端（E1)和/(E2)）为低电平时，可将用单片机3个引脚控制地址端的二进制编码在一个对应的输出端以低电平译出。若将选通端中的一个作为数据输入端时，74LS138还可作数据分配器用与非门组成的3线-8线译码器74LS1383线-8线译码器74LS138的功能表无论从逻辑图还是功能表我们都可以看到74LS138的八个输出引脚，任何时刻要么全为高电平1—芯片处于不工作状态。译码器工作原理：译码器是一种具有“翻译”功能的逻辑电路，这种电路能将输入二进制代码的各种状态，按照其原意翻译成对应的输出信号。有一些译码器设有一个和多个使能控制输入端，又成为片选端，用来控制允许译码或禁止译码。在图1中，74138是一种3线—8线译码器 ，三个输入端CBA共有8种状态组合（000—111），可译出8个输出信号Y0—Y7。这种译码器设有三个使能输入端，当G2A与G2B均为0，且G1为1时，译码器处于工作状态，输出低电平。当译码器被禁止时，输出高电平。

【答案】：D已知74LS138译码器输出低电平有效，当输入ABC为001时，即代表输入信号为1，此时输出为Y1=0，其余均为1，因此输出Y0和Y7状态分别为1，1。

输入端为EDCBA，其中低三位CBA分别连接4片73HC138的输入端，用高二位ED实现片选。将5线-32线译码器的5根输入线A4A3A2A1A0分成两组，低三位A2A1A0接至每个138的输入端，高两位A4A3用来产生片选信号，A4A3的组合状态共4个，每个状态的输出接至138的对应控制端即可。扩展资料：74138是一种3线—8线译码器 ，三个输入端CBA共有8种状态组合（000—111），可译出8个输出信号Y0—Y7。这种译码器设有三个使能输入端，当G2A与G2B均为0，且G1为1时，译码器处于工作状态，输出低电平。当译码器被禁止时，输出高电平。检测74ls138译码器时间波形的电路，使用的虚拟仪器为数字信号发生器和逻辑分析仪。数字信号发生器在一个周期内按顺序送出两组000—111的方波信号。参考资料来源：百度百科-译码器

【答案】：D集成译码器74LS138为3-8线译码器，其计算机原理为ABC三个输入，每一个输入，拆分成2路，对应到1和0，通过一个非门来实现，译码器一共有6个线路——123456，有8个输出，每一个输出，对应3个线路。根据其原理可知，其输出端的有效电平个数为8。

可将地址端（A0、A1、A2）的二进制编码在Y0至Y7对应的输出端以低电平译出。74LS138为3线－8线译码器，共有54/74S138和54/74LS138两种线路结构型式，其工作原理就是当一个选通端（E1）为高电平，另两个选通端（/E2）和（/E3）为低电平时，可将地址端（A0、A1、A2）的二进制编码在Y0至Y7对应的输出端以低电平译出。

用一块3线-8线译码器74LS138可以组成任何一个三变量输入的逻辑函数，任意一个输入三变量的逻辑函数都可以用一块3线-8线译码器74LS138来实现。因为任意一个组合逻辑表达式都可以写成标准与或式的形式，即最小项之和的形式，而·块3线-8线译码器74LS138的输出正好是二变量最小项的全部体现。根据输出表达式，从中可以看出译码器74LS138是一个完全译码器，涵盖了所有三变量输入的最小项，这个特性正是它组成任意一个组合逻辑电路的基础。74ls138还有另一重要应用，可以组成数据分配器。其实在电路在家用电器、自动化控制等方面都有重要的应用。扩展资料：工作原理1、当一个选通端（E1）为高电平，另两个选通端为低电平时，可将地址端（A0、A1、A2）的二进制编码在Y0至Y7对应的输出端以低电平译出。（即输出为Y0至Y7的非）比如：A2A1A0=110时，则Y6输出端输出低电平信号。2、利用 E1、E2和E3可级联扩展成 24 线译码器；若外接一个反相器还可级联扩展成 32 线译码器。3、若将选通端中的一个作为数据输入端时，74LS138还可作数据分配器。4、可用在8086的译码电路中，扩展内存。参考资料来源：百度百科-74LS138

将双3-8译码器级联为4-16译码器。设计思路由于译码器译码输入与输出对应，输入端位0000~1111对应选择输出端的Q0~Q15，且0000~0111恰好对应Q0~Q7，故可以根据输入端最高位将4-16线译码器分割为低8位和高8位，结合逻辑地址分段的思路使用两个3-8线译码器的表示对应的Q0~Q7和Q8~Q15。由于Q0~Q7和Q8~Q15除了输入端的最高位不同其余位数对应相等，因此可以通过使用输入端最高位控制3-8译码器的使能端来选择输出端口的段地址，通过剩余的输入作为偏移地址控制有效译码器的输出。设计分析该设计通过输入端最高位作为片选信号作为分段的选择，将输入端剩余位数作为偏移量选择片内输出，实现两个3-8译码器的级联形成4-16译码器。注意事项译码器根据其内部结构不同输出端和使能端均有高电平有效和低电平有效两种，实际使用应根据相关技术手册调整，即调整反相器的位置和输出的默认电平，常使用上拉电阻和下拉电阻。先取第1片74LS138的和作为它的第四个地址输入端（在同一个时间令），再取第2片74LS138的和作为它的第四个地址输入端（在同一个时间令），最后取两片的和，并将两片74LS138相接，于是得到两片74LS138的输出分别为：上面的两式表明了第1片74LS138工作而第2片74LS138禁止时，将的0000～0111这8个代码译成8个低电平信号；第2片74LS138工作而第1片74LS138禁止时，将的1000～1111这8个代码译成8个低电平信号。这样就用两个3线－8线译码器74LS138扩展成一个4线－16线的译码器了，电路原理图如下图所示：扩展资料：74LS138 为3线－8线译码器，共有 54LS138和 74LS138 两种线路结构型式。其中，54LS138为军用，74LS138为民用。其工作原理为：1、当一个选通端（E1）为高电平，另两个选通端（(/E2))和(/E3)）为低电平时，可将地址端（A0、A1、A2）的二进制编码在Y0至Y7对应的输出端以低电平译出。(即输出为Y0至Y7的非)比如：A2A1A0=110时，则Y6输出端输出低电平信号。2、利用 E1、E2和E3可级联扩展成 24 线译码器；若外接一个反相器还可级联扩展成 32 线译码器。3、若将选通端中的一个作为数据输入端时，74LS138还可作数据分配器。4、可用在8086的译码电路中，扩展内存。参考资料来源：百度百科-74LS138

1表示赞成，0表示否定。011 101 110 111四种情况表决通过。A B C代表3个人，然后简化。或：Sa，Sb，Sc为三裁判按键，按下=1通过，S为开始键真值表中绿色圈为通过组合，通过後LED亮。138译码器的ABC做为输入端，Y3，Y5，Y6，Y7连在一个与非门上，令其输出为Y，若Y为高电频，则表决通过，Y为低电频则表决不通过。扩展资料：74LS138可以组成三变量输入，四变量输入的任意组合逻辑电路。用一块3线-8线译码器74LS138可以组成任何一个三变量输入的逻辑函数，任意一个输入三变量的逻辑函数都可以用一块3线-8线译码器74LS138来实现。因为任意一个组合逻辑表达式都可以写成标准与或式的形式，即最小项之和的形式，而·块3线-8线译码器74LS138的输出正好是二变量最小项的全部体现。参考资料来源：百度百科-74LS138

注释非常详细，希望对你有所帮助！#ifndef Huffman_Tree_h#define Huffman_Tree_h#endif#include <stdio.h>typedef struct { unsigned int weight; unsigned int parent,lchild,rchild;}HTNode, * HuffmanTree; //存储赫夫曼树的结点类型typedef char * * HuffmanCode; //用于存储字符集中各个字符相应的赫夫曼编码void strcpy(char *S1,char *S2){ //将字符串S2复制到S1 int i = 0; while( S2[i] != "" ){ S1[i] = S2[i]; i++; } S1[i] = "";}void Select(HuffmanTree HT,int t,int &s1,int &s2){ //在HT[1]到HT[t-1]中找出权值最小的两个S1和S2 int i = 1; s1 = s2 = 0; HT[0].weight = 65535; while( i <= t ){ //遍历查找权值最小的结点S1 if( HT[i].parent == 0 && HT[i].weight < HT[s1].weight ) s1 = i; i++; } i = 1; while( i <= t ){ //遍历查找除S1外权值最小的结点S2 if( i != s1 && HT[i].parent == 0 && HT[i].weight < HT[s2].weight ) s2 = i; i++; }}int HuffmanCoding( HuffmanTree &HT,HuffmanCode &HC,int *w,int n){ //根据各个字符的权值构造赫夫曼树HT，将对应的赫夫曼编码存储在HC中 int s1,s2,m,i,start; unsigned int c,f; HTNode * p; char *cd; if( n <= 1 ) return 0; m = 2 * n - 1; //赫夫曼树的总结点树为m HT = (HuffmanTree)malloc((m + 1) * sizeof(HTNode)); //申请存储赫夫曼树的空间 for(p = HT + 1, i = 1; i <= n; ++i, ++p, ++w){ //将各个叶子结点的weight赋以相应的权值，parent,lchild,rchild均赋为0 p->weight = *(w+1); p->parent = p->lchild = p->rchild = 0; } for( ; i <= m; ++i, ++p ){ //将各个非叶子结点的weight,parent,lchild,rchild均赋为0 p->weight = p->parent = p->lchild = p->rchild = 0; } for( i = n + 1; i <= m; ++i ){ //构造赫夫曼树，给各个非叶子结点赋值 Select(HT, i - 1, s1, s2); HT[s1].parent = i; HT[s2].parent = i; HT[i].lchild = s1; HT[i].rchild = s2; HT[i].weight = HT[s1].weight + HT[s2].weight; } HC = (HuffmanCode)malloc((n + 1) * sizeof(char *)); //申请空间，用于存储指向存储各个字符相应赫夫曼编码的字符数组的指针 cd = (char *)malloc(n * sizeof(char)); //申请用于求赫夫曼编码 cd[n - 1] = ""; //编码结束符 for( i = 1; i <= n; ++i){ //逐个字符求赫夫曼编码 start = n -1; //编码在数组cd[]中的最前位置 for(c = i,f = HT[i].parent; f != 0; c = f, f = HT[f].parent) //从叶子到根逆向求编码 if(HT[f].lchild == c) cd[ --start ] = "0"; else cd[ --start ] = "1"; HC[i] = (char *)malloc((n - start)*sizeof(char)); //为第i个字符编码分配空间 strcpy(HC[i], &cd[start]); //将cd[]数组的start位置到n-1位置复制给HC[i] } free(cd); //释放空间 return 1;}以上为第一部分#include <stdio.h>#include <stdlib.h>#include "Huffman_Tree.h"#define Yes 1 //当程序已经调用过初始化赫夫曼树的InitHuff_T()函数，或已从htfTree文件读取过，则将Init_Mode置为Yes，否则为No#define No 0void InitHuff_T( HuffmanTree &HT, HuffmanCode &HC, char ch[],int &n ){ //初始化赫夫曼数，要求用户输入字符和相应权值 int i = 1,w[100],tem,j; char a[20]; FILE *save; printf("请输入编码字符集的大小n:"); scanf("%d",&n); //获取用户输入的字符集个数 while( i <= n ){ //获取用户输入的字符和相应权值，分别存储在ch[]和w[]数组中 printf("请输入第%d个字符和该字符的权值w:",i); fflush(stdin); scanf("%c%d",&ch[i],&w[i]); i++; } ch[i] = ""; HuffmanCoding(HT,HC,w,n); //根据用户的输入，生成赫夫曼数及各个字符相应的赫夫曼编码，分别存在HT树和HC中 if(( save = fopen("htfTree","w")) == NULL ){ //打开用于存储赫夫曼树的文件 printf("Open file fail...... "); exit(0); } tem = n; //接下来的14行是将字符集大小转换成字符形式写入到文件中 j = 0; while( tem != 0 ){ tem = tem / 10; j++; } tem = n; a[j] = ""; while( tem != 0 ){ a[j - 1] = (char)(tem % 10 + 48); tem = tem / 10; j--; } fputs(a,save); printf("%d ",n); //向屏幕输出字符集大小n fputc(" ",save); for( i = 1; i <= n; i++ ){ //分别向文件和屏幕输出各个字符和相应的赫夫曼编码 fputc(ch[i],save); printf("%c ",ch[i]); fputc(" ",save); fputs(HC[i],save); printf("%s ",HC[i]); fputc(" ",save); } for(i = 1; i <= 2 * n - 1; i++ ){ //将赫夫曼树各个结点的parent,lchild,rchild分别写入到文件中 tem = HT[i].parent; //将i结点的parent转换成字符并写入到文件中 if(tem == 0){ fputc(tem + 48,save); fputc(" ",save); } else{ j = 0; while( tem != 0 ){ tem = tem / 10; j++; } tem = HT[i].parent; a[j] = ""; while( tem != 0 ){ a[j - 1] = (char)(tem % 10 + 48); tem = tem / 10; j--; } fputs(a,save); fputc(" ",save); }tem = HT[i].lchild; //将i结点的lchild转换成字符并写入到文件中 if(tem == 0){ fputc(tem + 48,save); fputc(" ",save); } else{ j = 0; while( tem != 0 ){ tem = tem / 10; j++; } tem = HT[i].lchild; a[j] = ""; while( tem != 0 ){ a[j - 1] = (char)(tem % 10 + 48); tem = tem / 10; j--; } fputs(a,save); fputc(" ",save); }tem = HT[i].rchild; //将i结点的rchild转换成字符并写入到文件中 if(tem == 0){ fputc(tem + 48,save); fputc(" ",save); } else{ j = 0; while( tem != 0 ){ tem = tem / 10; j++; } tem = HT[i].rchild; a[j] = ""; while( tem != 0 ){ a[j - 1] = (char)(tem % 10 + 48); tem = tem / 10; j--; } fputs(a,save); fputc(" ",save); } } fclose(save);}void Encoding(HuffmanTree &HT, HuffmanCode &HC, char ch[]){ //根据赫夫曼编码将用户指定的文件中的字符编成相应的编码,并将所得编码存储到用户指定文件 FILE *ToBeTran,*CodeFile; char ToBeTran_Name[100],CodeFile_Name[100]; //存储用户指定文件的文件名 int i; char c; printf("请输入所要进行编码的文件的文件名:"); scanf("%s",ToBeTran_Name); //获得所要进行编码的文件的文件名 if(( ToBeTran = fopen(ToBeTran_Name,"r")) == NULL ){ //打开文件 printf("Open file fail...... "); exit(0); } printf("请输入编码后编码表示的信息所存储到的文件的文件名:"); scanf("%s",CodeFile_Name); //获得编码后编码表示的信息所存储到的文件的文件名 if(( CodeFile = fopen(CodeFile_Name,"w")) == NULL ){ //打开文件 printf("Open file fail...... "); exit(0); } c = fgetc(ToBeTran); //从文件读取一个字符 while( c != EOF ){ //对文件中的各个字符进行编码，直至文件结尾 i = 1; while( c != ch[i] && ch[i] != "" ) //在ch[]数组中查找从文件读取的字符 i++; if(ch[i] == ""){ //未找到，c不在ch[]数组中，c无法被识别，程序出错，退出 printf("字符%c无法识别，程序将退出。 ",c); exit(0); } fputs(HC[i],CodeFile); //若找到，则将c相应的赫夫曼编码写入到文件中 printf("%s",HC[i]); //将c相应的赫夫曼编码输出到屏幕 c = fgetc(ToBeTran); //读入文件中的下一个字符 } printf(" "); fclose(ToBeTran); fclose(CodeFile);}void Decoding(HuffmanTree HT, char ch[] , int n){ //对指定的存储由赫夫曼编码表示的信息的文件进行译码，翻译成相应的字符表示，并存储到指定文件 int p,i = 1; char code[1000],c; char CodeFile_Name[100],TextFile_Name[100]; //存储用户指定文件的文件名 p = 2 * n - 1; FILE *CodeFile,*TextFile; printf("请输入所要译的文件名:"); scanf("%s",CodeFile_Name); //获得所要译的文件的文件名 if(( CodeFile = fopen("CodeFile","r")) == NULL ){ //打开文件 printf("Open file fail...... "); exit(0); } printf("请输入译后的字符存储到的文件的文件名:"); scanf("%s",TextFile_Name); //获得译后的字符存储到的文件的文件名 if(( TextFile = fopen(TextFile_Name,"w")) == NULL ){ //打开文件 printf("Open file fail...... "); exit(0); } c = fgetc(CodeFile); while( c != EOF ){ code[i] = c; i++; c = fgetc(CodeFile); } code[i] = ""; //从文件读取字符，存储在code[]数组中 i = 1; while ( code[i] != "" && p != 0 ){ //对数组code[]中的赫夫曼编码进行译码 if ( code[i] == "0" ) p=HT[p].lchild; //进入左分支 else p = HT[p].rchild; //进入右分支 if (!HT[p].lchild&& !HT[p].rchild){ //进入叶子结点 fputc(ch[p], TextFile); //将相应的字符写入到文件中 printf("%c",ch[p]); //将相应的字符输出到屏幕 p = 2 * n - 1; //重新从树根出发进行译码 } i++; } printf(" ");}void ReadHuff_T( HuffmanTree &HT, HuffmanCode &HC, char ch[], int &n){ //从文件读取赫夫曼树 FILE *htfTree; char c[100],ch1; int i,j,t; if(( htfTree = fopen("htfTree","r")) == NULL ){ //打开存有赫夫曼树信息的文件 printf("Open file fail...... "); exit(0); } fgets(c,10,htfTree); //获取赫夫曼树叶子结点个数的字符串表示形式 i = 0; //以下6行将字符串形式转换成整数形式 while( c[i] != " " ) i++; n = 0; for( j = 0; j < i; j++ ) n = 10 * n + c[j] - "0"; //求出叶子结点数n HC = (HuffmanCode)malloc((n + 1) * sizeof(char *)); //申请HC空间 HT = (HuffmanTree)malloc((2 * n) * sizeof(HTNode)); //申请赫夫曼树存储空间 i = 1; while( i <= n ){ ch[i] = fgetc(htfTree); //读取字符集中的一个字符 HC[i] = (char *)malloc((10)*sizeof(char)); //申请用于存储读取到的字符集中的字符的赫夫曼编码的空间 fgetc(htfTree); //将‘ "输出 ch1 = fgetc(htfTree); //读取赫夫曼编码，存储在相应的HC[i][]数组里 int j = 0; while( ch1 != " " ){ HC[i][j] = ch1; j++; ch1 = fgetc(htfTree); } HC[i][j] = ""; i++; } ch[i] = ""; i = 0; while( i < 2 * n - 1 ){ //读取赫夫曼树的各个结点的parent,lchild,rchild.并赋值到赫夫曼树HT中 ch1 = fgetc(htfTree); //读取parent的字符串形式,存储在c[]中，并将其转换成整数形式，赋给HT[i].parent j = 0; while( ch1 != " " ){ c[j] = ch1; j++; ch1 = fgetc(htfTree); } HT[i+1].parent = 0; for( t = 0; t < j; t++ ) HT[i+1].parent = 10 * HT[i+1].parent + c[t] - "0"; ch1 = fgetc(htfTree); //读取lchild的字符串形式，并将其转换成整数形式，赋给HT[i].lchild j = 0; while( ch1 != " " ){ c[j] = ch1; j++; ch1 = fgetc(htfTree); } HT[i+1].lchild = 0; for( t = 0; t < j; t++ ) HT[i+1].lchild = 10 * HT[i+1].lchild + c[t] - "0"; ch1 = fgetc(htfTree); //读取rchild的字符串形式，并将其转换成整数形式，赋给HT[i].rchild j = 0; while( ch1 != " " ){ c[j] = ch1; j++; ch1 = fgetc(htfTree); } HT[i+1].rchild = 0; for( t = 0; t < j; t++ ) HT[i+1].rchild = 10 * HT[i+1].rchild + c[t] - "0"; i++; }}int main(){ HuffmanTree HT; HuffmanCode HC; char ch[100]; //用于存储字符集 int n,Init_Mode = No; //n为字符集的大小，Init_Mode = No 表示内存中没有赫夫曼树的信息 char mode; //让用户选择不同的操作 printf("请输入你要选择的功能 "); printf(" I -- 初始化 E -- 编码 "); printf(" D -- 译码 Q -- 退出程序 "); scanf("%c",&mode); //获得用户选择的操作 while( mode != "Q" && mode != "q" ){ //当用户输入不为Q或q时，执行相应操作 switch(mode){ case "I" : InitHuff_T(HT,HC,ch,n); Init_Mode = Yes; break; case "i" : InitHuff_T(HT,HC,ch,n); Init_Mode = Yes; break; case "E" : if( No == Init_Mode ) ReadHuff_T(HT,HC,ch,n); Encoding(HT,HC,ch); Init_Mode = Yes; break; case "e" : if( No == Init_Mode ) ReadHuff_T(HT,HC,ch,n); Encoding(HT,HC,ch); Init_Mode = Yes; break; case "D" : if( No == Init_Mode ) ReadHuff_T(HT,HC,ch,n); Decoding(HT,ch,n); Init_Mode = Yes; break; case "d" : if( No == Init_Mode ) ReadHuff_T(HT,HC,ch,n); Decoding(HT,ch,n); Init_Mode = Yes; default : printf("您的输入有错，请重新选择. "); } printf("请输入你要选择的功能 "); printf(" I -- 初始化 E -- 编码 "); printf(" D -- 译码 Q -- 退出程序 "); fflush(stdin); scanf("%c",&mode); //让用户继续选择相应的操作，直至用户选择退出 } return 0;}

#include <stdio.h>#include <stdlib.h>#include <string.h>///////////////////////////////////////////////////////////////////////////////*定义赫夫曼树结点的结构体变量，存放结点的权值、字符、双亲、坐孩子和右孩子*/typedef struct{ int weight; char ch; //增加一个域用于存放该节点的字符 int parent,lchild,rchild;}HTNode,*HuffmanTree;typedef char **HuffmanCode; //指向赫夫曼编码的指针///////////////////////////////////////////////////////////////////////////////*本程序用到的函数原型*/void welcome(); //打印操作选择界面void HuffmanCoding(HuffmanTree &,char *,int *,int);//建立赫夫曼树的算法void select(HuffmanTree HT,int j,int *s1,int *s2); //从目前已建好的赫夫曼树中选择parent为0且weight最小的两个结点void Init(); //输入n个字符及其对应的权值，根据权值建立哈夫曼树void Coding(); //编码void Decoding(); //译码void Print_code(); //打印译码好的代码文件void Print_tree(); //以凹凸表形式打印哈夫曼树int Read_tree(HuffmanTree &); //从文件中读入赫夫曼树void find(HuffmanTree &HT,char *code,char *text,int i,int m);//译码时根据01字符串寻找相应叶子节点的递归算法void Convert_tree(unsigned char T[100][100],int s,int *i,int j);//将内存中的赫夫曼树转换成凹凸表形式的赫夫曼树HuffmanTree HT; //全局变量，指向存放赫夫曼树的存储空间int n=0; //全局变量，存放赫夫曼树叶子结点的数目int main(){char select;while(1){ welcome(); scanf("%c",&select); switch(select) { case "i": case "I":Init();break; case "c": case "C":Coding();break; case "d": case "D":Decoding();break; case "p": case "P":Print_code();break; case "t": case "T":Print_tree();break; case "e": case "E":exit(1); default :printf("Input error! "); } getchar();}return 0;}void welcome() //打印操作选择界面{printf("*-----------------------------------------------------* ");printf("| What do you want to do? | ");printf("|-----------------------------------------------------| "); printf("| | ");printf("| I--------------------------Init the Huffman tree. | ");printf("| C--------------------------Code your file. | ");printf("| D--------------------------Decode the code. | ");printf("| P--------------------------Print the codefile. | ");printf("| T--------------------------Print the Huffman tree. | "); printf("| | "); printf("*-----------------------------------------------------* ");}///////////////////////////////////////////////////////////////////////////////////////*初始化函数，输入n个字符及其对应的权值，根据权值建立哈夫曼树，并将其存于文件hfmtree中*/void Init() {FILE *fp;int i,n,w[52]; //w数组存放n个字符的权值char character[52]; //存放n个字符printf(" 输入字符个数 n:");scanf("%d",&n); //输入字符集大小printf("输入%d个字符及其对应的权值: ",n);for (i=0;i<n;i++){ char b=getchar(); scanf("%c",&character[i]); scanf("%d",&w[i]); //输入n个字符和对应的权值} HuffmanCoding(HT,character,w,n); //建立赫夫曼树if((fp=fopen("hfmtree.txt","w"))==NULL) printf("Open file hfmtree.txt error! ");for (i=1;i<=2*n-1;i++){ if(fwrite(&HT[i],sizeof(HTNode),1,fp)!=1) //将建立的赫夫曼树存入文件hfmtree.txt中 printf("File write error! ");}printf(" 建立赫夫曼树成功，已将其存于文件hfmtree.txt中 ");fclose(fp);}/////////////////////////////////////////////////////////////////////////////////////////建立赫夫曼树的算法///////////////////////////////////////////////////////////void HuffmanCoding(HuffmanTree &HT,char *character,int *w,int n){int m,i,s1,s2;HuffmanTree p;if(n<=1) return;m=2*n-1;HT=(HuffmanTree)malloc((m+1)*sizeof(HTNode));for(p=HT+1,i=1;i<=n;++i,++p,++character,++w){p->ch=*character;p->weight=*w;p->parent=0;p->lchild=0;p->rchild=0;}for(;i<=m;++i,++p) {p->ch=0;p->weight=0;p->parent=0;p->lchild=0;p->rchild=0;}for(i=n+1;i<=m;++i){ select(HT,i-1,&s1,&s2); HT[s1].parent=i;HT[s2].parent=i; HT[i].lchild=s1;HT[i].rchild=s2; HT[i].weight=HT[s1].weight+HT[s2].weight;}}////////////////////////////////////////////////////////////////////////////////*从HT[1]到HT[j]中选择parent为0且weight最小的两个结点，用s1和s2返回其序号*/void select(HuffmanTree HT,int j,int *s1,int *s2){int i;//找weight最小的结点for (i=1;i<=j;i++) if (HT[i].parent==0) {*s1=i;break;}for (;i<=j;i++) if ((HT[i].parent==0)&&(HT[i].weight<HT[*s1].weight)) *s1=i; HT[*s1].parent=1;//找weight次小的结点for (i=1;i<=j;i++) if (HT[i].parent==0) {*s2=i;break;}for (;i<=j;i++) if ((HT[i].parent==0)&&(i!=*s1)&&(HT[i].weight<HT[*s2].weight)) *s2=i;}////////////////////////////////////////////////////////////////////////////////*对文件tobetrans中的正文进行编码，然后将结果存入文件codefile中*/void Coding() {FILE *fp,*fw;int i,f,c,start;char *cd;HuffmanCode HC;if(n==0) n=Read_tree(HT);//从文件hfmtree.txt中读入赫夫曼树,返回叶子结点数 /////以下程序段求赫夫曼树中各叶子节点的字符对应的的编码，并存于HC指向的空间中{HC=(HuffmanCode)malloc((n+1)*sizeof(char*));cd=(char *)malloc(n*sizeof(char));cd[n-1]="";for(i=1;i<=n;++i){ start=n-1; for(c=i,f=HT[i].parent;f!=0;c=f,f=HT[f].parent) if(HT[f].lchild==c) cd[--start]="0"; else cd[--start]="1"; HC[i]=(char *)malloc((n-start)*sizeof(char)); strcpy(HC[i],&cd[start]);}free(cd);}/////////////////////////////////////////////////////////////////////////////////////if((fp=fopen("tobetrans.txt","rb"))==NULL) printf("Open file tobetrans.txt error! ");if((fw=fopen("codefile.txt","wb+"))==NULL) printf("Open file codefile.txt error! ");char temp;fscanf(fp,"%c",&temp); //从文件读入第一个字符while(!feof(fp)){ for(i=1;i<=n;i++) if(HT[i].ch==temp) break; //在赫夫曼树中查找字符所在的位置 for(int r=0;HC[i][r]!="";r++) //将字符对应的编码存入文件 fputc(HC[i][r],fw); fscanf(fp,"%c",&temp); //从文件读入下一个字符}fclose(fw);fclose(fp);printf(" 对文件hfmtree.txt编码成功,结果已存入codefile.txt中。 ");}//////////////////////////////////////////////////////////////////////////*将文件codefile中的代码进行译码，结果存入文件textfile中*/void Decoding() {FILE *fp,*fw;int m,i;char *code,*text,*p; if(n==0) n=Read_tree(HT);//从文件hfmtree.txt中读入赫夫曼树,返回叶子结点数if((fp=fopen("codefile.txt","rb"))==NULL) printf("Open file codefile.txt error! "); if((fw=fopen("textfile.txt","wb+"))==NULL) printf("Open file textfile.txt error! ");code=(char *)malloc(sizeof(char));fscanf(fp,"%c",code); //从文件读入一个字符for(i=1;!feof(fp);i++){ code=(char *)realloc(code,(i+1)*sizeof(char)); //增加空间 fscanf(fp,"%c",&code[i]); //从文件读入下一个字符 }code[i-1]="";/////////到此codefile.txt文件中的字符已全部读入，存放在code数组中 text=(char *)malloc(100*sizeof(char));p=text; m=2*n-1;if(*code=="0") find(HT,code,text,HT[m].lchild,m); //从根节点的左子树去找else find(HT,code,text,HT[m].rchild,m); //从根节点的右子树去找 for(i=0;p[i]!="";i++) //把译码好的字符存入文件textfile.txt中 fputc(p[i],fw);fclose(fp);fclose(fw);printf(" 对codefile.txt文件译码成功，结果已存入textfile.txt文件。 ");}///////////////////////////////////////////////////////////////////////////////////////////////////////*将文件codefi1e以紧凑格式显示在终端上,每行50个代码。同时将此字符形式的编码文件写入文件codeprint中。*/void Print_code(){FILE *fp,*fw;char temp;int i; if((fp=fopen("codefile.txt","rb"))==NULL) printf("Open file codefile.txt error! ");if((fw=fopen("codeprint.txt","wb+"))==NULL) printf("Open file codeprint.txt error! ");printf(" 文件codefi1e以紧凑格式显示如下: ");fscanf(fp,"%c",&temp); //从文件读入一个字符for (i=1;!feof(fp);i++){ printf("%c",temp); if(i%50==0) printf(" "); fputc(temp,fw); //将该字符存入文件codeprint.txt中 fscanf(fp,"%c",&temp); //从文件读入一个字符}printf(" 此字符形式的编码已写入文件codeprint.txt中. ");fclose(fp);fclose(fw);}///////////////////////////////////////////////////////////////////////////////////////////////////*将已在内存中的哈夫曼树以凹凸表形式显示在屏幕上，同时将此字符形式的哈夫曼树写入文件treeprint中。*/void Print_tree(){unsigned char T[100][100];int i,j,m=0;FILE *fp;if(n==0) n=Read_tree(HT);//从文件hfmtree.txt中读入赫夫曼树,返回叶子结点数Convert_tree(T,0,&m,2*n-1); //将内存中的赫夫曼树转换成凹凸表形式的树，存于数组T中if((fp=fopen("treeprint.txt","wb+"))==NULL) printf("Open file treeprint.txt error! "); printf(" 以凹凸表形式打印已建好的赫夫曼树： ");for(i=1;i<=2*n-1;i++){ for (j=0;T[i][j]!=0;j++) { if(T[i][j]==" ") {printf(" ");fputc(T[i][j],fp);} else {printf("%d",T[i][j]);fprintf(fp,"%d ",T[i][j]);} } printf(" ");}fclose(fp);printf(" 此字符形式的哈夫曼树已写入文件treeprint.txt中. ");}///////////////////////////////////////////////////////////////////////////////////*从文件hfmtree.txt中读入赫夫曼树，返回叶子节点数*/int Read_tree(HuffmanTree &HT) {FILE *fp;int i,n;HT=(HuffmanTree)malloc(sizeof(HTNode)); if((fp=fopen("hfmtree.txt","r"))==NULL) printf("Open file hfmtree.txt error! ");for (i=1;!feof(fp);i++){ HT=(HuffmanTree)realloc(HT,(i+1)*sizeof(HTNode)); //增加空间 fread(&HT[i],sizeof(HTNode),1,fp); //读入一个节点信息}fclose(fp);n=(i-1)/2;return n;}/////////////////////////////////////////////////////////////////*译码时根据01字符串寻找相应叶子节点的递归算法*/void find(HuffmanTree &HT,char *code,char *text,int i,int m){if(*code!="") //若译码未结束{ code++; if(HT[i].lchild==0&&HT[i].rchild==0) //若找到叶子节点 { *text=HT[i].ch; //将叶子节点的字符存入text中 text++; if((*code=="0")) find(HT,code,text,HT[m].lchild,m); //继续从根节点的左子树找 else find(HT,code,text,HT[m].rchild,m); //继续从根节点的右子树找 } else //如果不是叶子节点 if(*code=="0") find(HT,code,text,HT[i].lchild,m); //从该节点的左子树去找 else find(HT,code,text,HT[i].rchild,m); //从该节点的右子树去找}else *text=""; //译码结束}/////////////////////////////////////////////////////////////////////////*将内存中的赫夫曼树转换成凹凸表形式的赫夫曼树*/void Convert_tree(unsigned char T[100][100],int s,int *i,int j){int k,l;l=++(*i);for(k=0;k<s;k++) T[l][k]=" ";T[l][k]=HT[j].weight;if(HT[j].lchild) Convert_tree(T,s+1,i,HT[j].lchild);if(HT[j].rchild) Convert_tree(T,s+1,i,HT[j].rchild); T[l][++k]="";}为了您的安全，请只打开来源可靠的网址打开网站 取消来自: http://hi.baidu.com/laizhij/blog/item/4f3edefb6008321e6c22eb34.html

一位全加器：A、B为加数，C为前进位，S为和，Co为后进位；ABC分别为74LS138的数据输入位，Y为74LS138的输出位；真值表如下图示；那么；把 S=1 的 Y 端通过四输入与非门连接在一起，则门输出即为 S；把 C0=1 的 Y 端通过四输入与非门连接在一起，则门输出即为 Co；

兄弟你这个论文有点难度了。不是随便拉拉就行了。得找专业书籍慢慢找和高人指导了。我查到点不指导有没有用。Turbo卷积码(TCC)是3G无线系统中所采用的前向错误校正（FEC）机制的整体部分。然而，Turbo译码器所带来的计算负担非常重，并不太适合采用传统DSP或RISC处理器实现。由于现场可编程逻辑阵列（FPGA）内在的并行结构，FPGA为解决3G基站收发器中所需要的符号速率FEC和其它计算密集的任务提供了一个高性能信号处理平台基础。Turbo 编码级联码方案（Concatenated coding schemes）是为了通过结合两个或更多相对简单的分量或构造模块码来获得较高的编码增益。Turbo码认为是对级联码结构的一种改进，其中采用迭代算法对相关的码序列进行译码。Turbo码是通过将两个或更多分量码应用到同一数据序列的不同交织版本上构成的。对于任何传统单分量编码，译码器的最后一级生成的都是硬判决译码数据位。为了使象Turbo码这样的级联码方案工作得更好，译码算法不应被限制为只能在译码器间传递硬判决。为最好地利用每个译码器获得的信息，译码算法必须可以实现软判决交换，而不是采用硬判决。对于采用两个分量码的系统，译码的概念是指将来自一个译码器的软判决输入到另一个译码器的输入，并将此过程重复几次以获得更好的判决，如图1所示 。3GPP Turbo 编码器图2为3GPP编码器。输入数据流输入到RSC1，它为每个输入比特生成一个对等比特（Parity Bit）。输入数据还经过交织后由RSC2处理生成第二个对等比特流。3GPP标准定义，输入块的长度在40至5114 位之间。编码器生成一个速率为1/3的包括原始输入位和两个对等位的系统码。通过打孔方法可以获得1/2编码速度的编码。递归系统编码器的实现比较直接，然而交织器则不那么简单，要比标准的卷积或块交织器复杂。一旦将输入数据块长度K 提供给编码器以后，编码器将计算交织矩阵行数R和列数 C，并创建相应的交织数据结构。R 和 C 是数据块长度K的函数。在输入符号被加载到交织矩阵以后，那么将根据一定的顺序进行行间交换和列间交换。交换模式是根据块长度K选择的（即依赖于K）。行和列交换完成后，通过逐列读出交织矩阵数据就可以得到最终的交织序列。在数据读出时需要进行删减操作，以保证在输出中只有正确的输入符号，请注意，交织阵列包含的数据位通常比K个原始输入符号要多 ，因为R C>K。然后，新的序列经过RSC2编码生成第二个对等位流。实现交织器的一种方法是在存储器中存储完整的交换序列。即，一旦K 给定，即调用一个初始化例程（运行在处理器上的软件例程或利用FPGA中的功能单元）生成相应的交换序列，然后将这一信息存储在存储器中。然而，这一方法需要大量的存储器。利用Virtex -E FPGA 技术提供的 4096位每块的片上存储器，将需要[5114 13/4096]=17个存储器块。在我们的方法中，采用一个预处理引擎生成一个序列值（存储），这一序列值被存储起来，交织器地址发生器将使用这些序列值。这一硬件单元采用几个小型数据结构（素数表）来计算所需要的序列。这一准备过程需要的时钟周期数与信息块的长度成比例。例如，对于K=40的块需要280时钟周期，而对于最大块长度K=5114，则需要 5290个时钟周期。该过程只需要在块长度变化时进行。地址发生器利用这些更为紧凑的数据结构来实时生成交织地址。 3GPP Turbo 译码器译码器包括两个MAP（最大后验概率）译码器和几个交织器。Turbo算法的优良的性能源于可以在两个MAP译码器间共享可靠性信息（extrinsic data，外数据，或称先验数据）。在我们的设计中，MAP译码器采用的是Bahl， Cocke， Jelinek 和 Rajiv (BCJR) 算法。BCJR算法计算每个符号的最大后验对数似然率，并且是一种真正的软判决算法。考虑到数据是以块的形式传输的，因此可以在时间维中前向或反向搜索一个符号序列。对于任一序列，其出现概率都是单独符号出现概率的乘积。由于问题是线性的，因此序列概述可以利用概率的对数和来代替。为了与一般文献中的习惯一致，我们将译码迭代的前向和反向状态概率分别利用 和 来表示。通常，BCJR算法要求在接收到整个信息后才开始解码。对于实时应用，这一限制可能太严格了。例如，3GPP Turbo译码器将需要大量存储器存储一个5114符号信息块的完全状态结构（state trellis）。对于单片FPGA设计来说，这需要的存储资源太多了。与维特比（Vitebi）算法类似，我们可以先从全零向量 O和数据{yk}（k 从 n 到 n-L） 开始反向迭代。L次反向迭代可获得非常好的 n-L近似值。只要L选择合适，最终的状态标志（state metric）就是正确的。可以利用这一性质在信息结束前就开始进行有效的位译码。L 被称为收敛长度。其典型值大约是译码器约束长度的数倍（通常为5至10倍），并随着信噪比的降低而增加。通常，Turbo译码算法将计算所有的 （对整块信息），将这些数值存储起来，然后在反向迭代中与反向状态概率一起用来计算新的外信息（extrinsic information，或称先验信息）。我们的设计中采用了窗口化方法。译码过程以一个前向迭代开始，计算包含L 个接收符号的块i的 值。同时，对未来（i+1）块进行一个反向迭代（标号 ）。对块i+1的反向迭代结束时，就获得了开始对块i 进行反向迭代所需要的正确的 初始向量。 与此同时对数似然函数（Lall）也在进行。 每一 和 处理过程都需要8个max* 操作 - 每个针对状态结构（tellis）中的8个结点之一。最终的对数似然计算需要14个并行max* 运算符。为了提供可接受的译码速率，在设计中采用了38个max* 功能单元。从 C描述到FPGA设计FPGA Turbo 编码译码器设计是利用基于C的设计和验证方法进行的，如图3所示。 算法开发阶段采用具有定点C类型的Art Library 来对定点计算的位真（bit-true）效应进行准确建模。在这一阶段考察了几种可能算法的定点性能。一旦选定正确的量化算法，就可利用A|rtDesignerPro创建一个专用DSP架构。A|rtDesignerPro的一个最强大的功能之一是可以插入和利用专用的数据通道核心（称为专用单元，ASU）。利用这些ASU加速器核心可以使我们处理Turbo译码器算法内在的计算复杂性。A|rtDesignerPro可自动完成寄存器分配、调度和控制器生成。在Turbo编码译码器设计中， A|rtDesignerr的自动循环合并可获得最佳的；任务调度，MAP译码步骤的内部循环都只有一个周期长。A|rtDesignerPro生成的最终结果是可综合的寄存器级（RT-level） VHDL或Verilog 描述。基于C的工具流支持FPGA专用功能。例如，可利用BlockRAM自动构造RAM，而寄存器文件也可利用分布式存储器而不是触发器来实现 。 最后，逻辑综合和Xilinx实施工具套件将RTL HDL 转换为 FPGA 配置位流。FPGA Turbo 编码译码器实现A|rtDesigner创建的Turbo编码器和译码器核心硬件结构包含许多专用ASU加速器。其中最重要的一个加速器完成max* 操作。max* 运算符根据下式计算两个幂值a 和 b：max* (a,b)=ln(expc(a)+expc(b))。如 图4所示， max* 运算是通过选择（a,b）最大值，并应用一个存储在查找表（LUT）中的校正因子近似进行的。这一近似算法非常适合利用Xilinx FPGA 实现，其中LUT是其最终基本构造单元。结果Turbo译码算法硬件字长的选择极大地影响总体性能。利用C-to-FPGA设计流程，这一定点分析是完全在C环境中完成的。结果示于图 5。上图显示出了我们的浮点Turbo译码器算法和对应的定点算法之间的性能差别。仿真是在5114块长度、5次译码迭代和AWGN信道模型情况下进行的。结果清晰明显出性能的损失是非常小的。我们的Turbo译码器的定点性能做为译码器迭代次数的函数 ，对于1.5 dB SNR，位错率为10-6。译码器功能的实现非常具有挑战性，我们同时针对Virtex-E和 Virtex-II 器件进行了适配。Virtex-II 器件实施是采用运行在1.85 speedfile数据库上的Xilinx 4.1i 实施工具集完成的。利用XC2V1000BG575-5 FPGA实现的最终设计，达到了66 MHz 的时钟性能，消耗了3,060个逻辑片 和 16个块RAM。对于从40至 5114符号长度的块，采用5次译码迭代循环的情况下，译码器达到了2 至6.5 百万符号每秒（Msym/s）的吞吐量。编码器占用了903个逻辑片、3个块RAM并支持83 MHz时钟频率。对于从40至5114位的块长度，速率可达到9 至20 Msym/s。能用上就好了，用不上别怪我。对不起哈~祝福你~

不可以本文的内容本来是打算放在我刚出版的《专业嵌入式软件开发 — 全面走向高质高效编程》一书中的。但后来由于将该书定位为偏向软件，所以将本文所在的章全部删除了，打算将之放在我另一本偏向硬件的书中。最近，由于网友在我的博客空间中问起如何通过3/8译码器扩展地址空间，所以在此将之整理与大家分享。假设我们希望实现图1所示的采用3/8译码器将处理器的CS1片选信号扩展成两个以分别控制以太网芯片和Flash芯片。为了方便解释，进一步假设CS1的片选空间是0xFFE00000~0xFFFFFFFF。我们希望经过片选扩展以后，Flash位于0xFFE00000~0xFFEFFFFF地址空间，而以太网芯片位于0xFFF00000~0xFFFFFFFF地址空间。 图1先来说一说3/8译码器的功能是什么，从名字来看就是将3位比特转换为8（2的3次方）根独立的信号线。3/8译码器有三根输入信号线（图1中74LS138的A、B和C）和八根输出信号线（Y0~Y7）。注意：图1中如在管脚名称上加了一条横线则表示该信号是低电平有效，否则是高电平有效。图 2是74LS138译码器的真值表，其表达了输入与输出之间的对应关系，表中的“X”表示信号是高阻态。从图中可以看出，这一3/8译码器的作用，其实就是将CBA的二进制数值分别转换为Y0~Y7中一根线的低电平信号。从图 1中的原理图来看，CS1与G1是相连的，即只有当CS1为高电平有效时，Y0~Y7才会有低电平信号输出。另外，Y6和Y7是被用作片选信号扩展的两根管脚，当Y6为低电平时，CBA三根信号线的电平组合分别是110，而Y7为低电平时CBA的组合变为了111。如何将CBA三根信号线与处理的地址线连接，以实现片选信号扩展呢？ 图2图 3列出了Flash和以太网芯片各自开始地址所对应的比特位，其中只列出了四个比特。可以看出，A20地址线将能决定是选择哪一块芯片。如果将A22与74LS138的C相连、A21与74LS138的B相连以及A20与74LS138的A相连，则完全可以实现将Y6和Y7作为两个片选信号，且各片选信号的地址空间也是我们所希望的。图3 相关资源：通信与网络中的74LS138译码器_74LS138-其它代码类资源-CSDN文库关注展开 打开CSDN，阅读体验更佳计算机接口74LS138,搞定138译码器(一),译码器介绍+74LS 138译码器逻辑...(2)译码器作脉冲分配器(数据分配器)。74LS138的“使能”控制端G1加高电平,1KHZ连续脉冲信号加到G2A、G2B其中一端(另一端接地),输入端CBA作为地址码输入,由地址码决定被选通道。依次改变CBA的逻辑开关状态(000—111),观察输出端的变...两个四选一数据选择器组成八选一_译码器和数据选择器_weixin_39629269的...1.变量译码器(又称二进制译码器),用以表示输入变量的状态,如2线-4线、3线-8线和4线-16线译码器。若有n个输入变量,则有2n个不同的组合状态,就有2n个输出端供其使用。而每一个输出所代表的函数对应于n个输入变量的最小项。74ls138 3-8译码器(中文).pdf74ls138 3-8译码器(中文).pdf74LS138详细介绍芯片介绍、内部原理介绍、译码原则，以及推荐使用的工作条件计算机组成原理知识点汇总（考研用）——第三章：存储系统计算机组成原理知识点汇总（考研用）——第三章：存储系统 u2003本文参考于《2021年计算机组成原理考研复习指导》（王道考研），《计算机组成原理》 3.存储系统 3.1 存储器概述 u20033.1.1 存储器的分类 u2003u20031.按在计算机中的作用（层次）分类 （1）主存储器 u2003u2003简称主存，又称内存储器（内存），用来存放计算机运行期间所需的大量程序和数据，CPU可直接随机地对其进行访问，也可以和高速缓冲存储器（Cache）及辅助存储器交换数据。其特点是容量较小、存取速度较快、每位价格较高。 （2）辅助存储器 u2003u2003简称继续访问xilinx sdk 之SPI配置使用ZYNQ PS端的SPI接口配置imx222 cmos芯片 第一步：看原理图，看看原理图的cmos芯片的接口接在PL的那个管脚上的。有几个管脚 第二步：打开zynq ps，选择SD0 MIO 40- 45 选择UART0 选择 MIO 46-47 SPI0 选择 EMIO 因为ps接口连接到了PL侧 选择GPIO中的EMIO，因为要配置摄像头的复位引脚，复位引脚连接PL侧，要使用EMIO,先选择一个就可以了。 第三步：引出管脚，引出需要的管脚 ...继续访问 3-8译码器的设计问题解决 1.编写程序后编译有错误：使用#在语句前忽略错误。 2.实验原理不太清楚：课下要好好看看原理。 3.文件名必须与VHDL文件中的设计实体名保持一致。 4.思考软件仿真时输入信号应如何设置？： 在修改时钟信号的地方，可选时间和频率选项，而频率的选项在时间下面，容易忽视，选完频率后，就可以继续设置了。 5.在设置引脚时，一定要看电路板，以及电路图，找对各个输入输出接口对应的芯片引脚。继续访问计算机组成原理画出CPU与主存及3-8译码器之间信号线的连接问题【前驱知识–主存储器扩展】 &amp;amp;amp;amp;amp;nbsp;&amp;amp;amp;amp;amp;nbsp;&amp;amp;amp;amp;amp;nbsp;&amp;amp;amp;amp;amp;nbsp;&amp;amp;amp;amp;amp;nbsp;主存储器表达方法：字线(地址线) × 位线(数据线) &amp;amp;amp;amp;amp;nbsp;&am继续访问 计算机组成原理补充——片选信号详解◆【片选信号】就是选用一个或某一个集成电路芯片时使用的信号。 之所以需要这样的选择，是因为当有很多芯片挂在同一总线上(像电脑里很多外设都是挂在总线上)，但我们有时候需要对其中特定的某个芯片进行数据、地址或命令的独立传输，此时，我们需要有一个信号来告诉挂在总线上的芯片们，这些数据、地址是传给哪个芯片的。这样，其他芯片就会对这些信号没有反应，而目标芯片就知道这些数据是传给自己的从而做出反应。这个信号就...继续访问热门推荐 74LS138译码器介绍下面我来简单介绍一下74LS138芯片的基本情况和使用注意事项： 1、74LS138 为3 线－8 线译码器，共有 54/74S138和 54/74LS138 两种线路结构型式，其74LS138工作原理如下：当一个选通端（G1）为高电平，另两个选通端（/(G2A)和/(G2B)）为低电平时，可将地址端（A、B、C）的二进制编码在一个对应的输出端以低电平译出。下图是它的原理结构图以及真值表： ...继续访问 74LS138译码器真值表以及快速计算方法74LS138真值表以及快速计算方法 掌握了74LS138译码器的快速计算的方法，就能够在使用74LS138译码器的时候，不用老是去查阅译码器的真值表的对应关系。继续访问 简单74LS138介绍(抄自原理图) MAX31856多类型热电偶温度检测方案芯片详解，附可实现的STM32程序代码背景： 热电偶的测温是工业现场常用的测温手段，但是欧洲系列的工控领域中使用的大部分都是J型热电偶，而日本以及台湾等地大部分使用的是K型热电偶。因为日本和台湾的工控产品较早地进入国内，因此国内大部分设备胜场厂家在使用热电偶传感器的时候经常会使用K型热电偶。但是随着欧系的高端工控产品进入国内市场，单一支持K型热电偶的测温手段显得太过单一。市场急需一款支持多种热电偶的产品出现，此时Maxim厂家发布了一款支持K, J, N, R, S, T, E,B型的测温芯片MAX31856（市场上多是MA...继续访问 2020-11-06怎么用Python3输出斐波那契数列的第n项，（n）是自己输入的，用递归法，求教！我写错了继续访问VHDL——74LS138译码器1.功能描述 功能描述：该3-8译码器有六个输入端：S1,S2,S3为控制信号，a0,a1,a2为三个输入信号。一个输出端口y为八位总线，表示译码结果。 2.真值表 3.VHDL语言继续访问 最新发布 如何计算地址范围（大小）问题描述 今天在学习野火STM32HAL库的过程中，看到了存储器区域功能划分这个章节。 他的0x00000000 - 0x1FFFFFFF为什么是512MB。本人曾经参加了一次软考，考的嵌入式系统设计工程师，当时也没准备就去了，结果就是没过…回想当时也有这个题，如何计算地址范围。今天咨询了下同事，经过一顿友好的交流（鄙视~）大概明白了。 解决 如第一个，0x0000 0000 - 0x1FFF FFFF，总共有29位（1FFF是13BIT， FFFF16BIT，相加是29），那么大小就是2^29次方。 那2继续访问 3-8译码器转载自：https://zhidao.baidu.com/question/558089784.html 3-8译码器的输入百是3个脚,输出是8个脚。用高低电平来表示输入和输出。输入是度二进制。3只脚也就是3位二进制数。知输入可以3位二进制数。3位二进制最大是111 也就是8。输出是8个脚，表示10进制。是根据输入的道二进制数来输出。如果输入是101 那么就是第5只脚高电平内，表示二进制数是5。 其实3-8译码器的功能就是把容输入的3位2进制数翻译成10进制的输出。 ...继续访问微机：存储器全译码产生片选信号的题目北京交通大学戴胜华老师MOOC微机原理与接口技术 从A0-A19一个个写出来 8K * 8，13位地址，A0 - A12，A12以上选中这片 先写低位再写高位 2732是4K，16进制，4位打一个逗号 某8位机，地址总线为16位，其RAM区采用若干个6264（8K*8bit）芯片，片选信号采用全译码法，译码器选用74LS138。若其中一个6264的片选...继续访问 3-8 译码器设计实验--VHDL3-8 译码器设计实验–VHDL 一、实验目的 （1）学习并掌握Quartus II的使用方法 （2）学习使用原理图方法进行逻辑设计输入，并初步了解可编程器件设计的全过程 （3）熟悉ALTERA公司EDA设计工具软件Quartusll设计一个3-8译码器，并在实验开发系统上熟悉原理图输入及仿真步骤，掌握组合逻辑电路的设计及静态测试方法 二、实验仪器设备 （1） PC机一台。 （2）Quartus Ⅱ开发软件一套 （3）EDA实验开发系统一套 三、实验原理 译码是相对于编码的逆过程，在基于一定硬件支持下能是将继续访问 38译码器真值表讲解_三八译码器真值表38译码器在单片机系统中的作用是什么?这个根据三--八译码器功能和你设计的单片机系统功能需要而定。一般当外围芯片较多时 ，单片机的IO口不能提供如此多的片选信号时，用三八译码器即可以只用3个I/O口 分配 8 个片选信号给 8 个外围芯片，从而对外围芯片进行分时的读写操作！希望对你有点帮助！三八译码器在单片机的作用作用一：当一个选通端(G1)为高电平，另两个选通端(/(G2A)和/(G2B))为低...继续访问 地址和地址译码器地址和地址译码器 CPU输出一个存储器地址到地址总线上，这个地址怎样才能选中一个存储单元，这就是地址译码器要解决的问题。 地址译码器是这样一种器件：输入为数字量（即地址），根据输入的数字量在多个输出端中选一个有效。打个比方：地址译码器就像电话系统，打电话时输入电话号码就好比地址，根据输入的电话号码在若干门电话中只有一门电话被选中。如下图2.13。是一个3线---8线译码器，输入信号为...继续访问选线法与译码法选线法与译码法 什么叫选线法什么叫译码法？ 微处理器地址分配的方法通常有两种:线选法和译码法. 线选法 所谓线选法, 就是直接以系统的地址线作为存储器芯片的片选信号, 为此只需把用到的地址线与存储器芯片的片选端直接相连即可. 译码法又分全译码法和部分译码法 全译码法 全译码法是指将地址总线中除片内地址以外的全部高位地址接到译码器的输入端参继续访问地址线用来连接3-8译码器的cba写评论评论1点赞踩分享打开CSDN APP阅读

我们最常用的是七段式和八段式LED数码管，八段比七段多了一个小数点，其他的基本相同。所谓的八段就是指数码管里有八个小LED发光二极管，通过控制不同的LED的亮灭来显示出不同的字形。数码管又分为共阴极和共阳极两种类型，其实共阴极就是将八个LED的阴极连在一起，让其接地，这样给任何一个LED的另一端高电平，它便能点亮。

4511译码器的4个输入端(D、C、B、A)分别为8421编码，按钮从上至下对应1～4个输入端A(1)、B(2)、C(4)，二极管的作用是利用其单向导通、反向截止特性，在按3钮则胲冲同时输入A、B端(1＋2＝3)，而在按1钮只供A端得到脉冲，并利用二极管的反向截止避免B端同时得到脉冲。

缓冲门的作用有两个，一是增加驱动能力，可以带更多负载。二是隔离作用，将负载也内部电路隔离开，避免相互影响。

采用3—8线译码器，A、B、C分别为译码器的输入端， 若译码器输出为低电平有效，则将译码器输出端的1,4,5,7端经一个4输入与非门即可； 若译码器输出为高电平有效，则将译码器输出端的0,2,3,6端经一个4输入与非门即可。

数字电子技术基础课程设计（一）——电子钟数字电子技术基础课程设计电子秒表一．设计目的：1、了解计时器主体电路的组成及工作原理;2、熟悉集成电路及有关电子元器件的使用;3、学习数字电路中基本RS触发器、时钟发生器及计数、译码显示等单元电路的综合应用。二．设计任务及说明：电子秒表电路是一块独立构成的记时集成电路芯片。它集成了计数器、、振荡器、译码器和驱动等电路，能够对秒以下时间单位进行精确记时，具有清零、启动计时、暂停计时及继续计时等控制功能。 设计一个可以满足以下要求的简易秒表 1.秒表由5位七段LED显示器显示，其中一位显示“min”,四位显示“s”，其中显示分辩率为0.01 s，计时范围是0—9分59秒99毫秒； 2.具有清零、启动计时、暂停计时及继续计时等控制功能；3.控制开关为两个：启动（继续）/暂停记时开关和复位开关三．总体方案及原理:电子秒表要求能够对时间进行精确记时并显示出来,因此要有时钟发生器,记数及译码显示,控制等模块,系统框图如下: 时钟发生器 记数器 译码器 显示器 控制器图1.系统框图其中：(1)时钟发生器：利用石英震荡555定时器构成的多谐振荡器做时钟源,产生100HZ的脉冲;(2)记数器：对时钟信号进行记数并进位,毫秒和秒之间10进制,秒和分之间60进制;(3)译码器：对脉冲记数进行译码输出到显示单元中；(4)显示器：采用5片LED显示器把各位的数值显示出来，是秒表最终的输出，有分、秒、和毫秒位；(5)控制器：控制电路是对秒表的工作状态（记时开始/暂停/继续/复位等）进行控制的单元，可由触发器和开关组成。四．单元电路设计，参数计算和器件选择：1.时钟发生单元时钟发生器可以采用石英晶体震荡产生100HZ时钟信号，也可以用555定时器构成的多谐振荡器，555定时器是一种性能较好的时钟源，切构造简单，采用555定时器构成的多谐振荡器做为电子秒表的输入脉冲源。因输出要求为100HZ的，选择占空比为55%，可根据 T=（ ）Cln2=0.01可选择的电阻进行连接可在输出端3获得频率为100HZ的矩形波信号，即T=0.01S的时钟源，当基本RS触发器Q＝1时，门5开启，此时100HZ脉冲信号通过门5作为计数脉冲加于计数器①的计数输入端CP2。 图2.时钟发生器555定时器构成的多谐振荡器2.记数单元 记数器74160、74ls192、74ls90等都能实现十进制记数，本设计采用二—五—十进制加法计数器74LS90构成电子秒表的计数单元，如图3所示，555定时器构成的多谐振荡器作为计数器①的时钟输入。计数器①及计数器②接成8421码十进制形式，其输出端与实验装置上译码显示单元的相应输入端连接，可显示0.01～0.09秒；0.1～0.9秒计时，计数器②及计数器③，计数器③和计数器④也接成8421码十进制形式，计数器④和计数器⑤接成60进制的形式，实现秒对分的进位。集成异步计数器74LS90简介74LS90是异步二—五—十进制加法计数器，它既可以作二进制加法计数器，又可以作五进制和十进制加法计数器。图3为74LS90引脚排列，表1为功能表。通过不同的连接方式，74LS90可以实现四种不同的逻辑功能；而且还可借助R0(1)、R0(2)对计数器清零，借助S9(1)、S9(2)将计数器置9。其具体功能详述如下：(1)计数脉冲从CP1输入，QA作为输出端，为二进制计数器。(2)计数脉冲从CP2输入，QDQCQB作为输出端，为异步五进制加法计数器。(3)若将CP2和QA相连，计数脉冲由CP1输入，QD、QC、QB、QA作为输出端，则构成异步8421码十进制加法计数器。(4)若将CP1与QD相连，计数脉冲由CP2输入，QA、QD、QC、QB作为输出端，则构成异步5421码十进制加法计数器。(5)清零、置9功能。a) 异步清零 当R0(1)、R0(2)均为“1”；S9(1)、S9(2)中有“0”时，实现异步清零功能，即QDQCQBQA＝0000。b) 置9功能当S9(1)、S9(2)均为“1”；R0(1)、R0(2)中有“0”时，实现置9功能，即QDQCQBQA＝1001。图3.74LS90引脚排列（下）输 入 输 出 功 能清 0 置 9 时 钟 QD QC QB QA R0(1)、R0(2) S9(1)、S9(2) CP1 CP2 1 1 0× ×0 × × 0 0 0 0 清 00× ×0 1 1 × × 1 0 0 1 置 90 ×× 0 0 ×× 0 ↓ 1 QA 输 出 二进制计数 1 ↓ QDQCQB输出 五进制计数 ↓ QA QDQCQBQA输出8421BCD码 十进制计数 QD ↓ QAQDQCQB输出5421BCD码 十进制计数 1 1 不 变 保 持 表1 .74LS90功能表10秒到分位的6进制位可在十进制的基础上将QB、QC连接到一个与门，它的置零信号与系统的置零信号通过一个或门连接接至R0(1)，即当记数为6或有置零信号是均置零，如图4所示。 图4 .74ls90组成的6进制记数器3 .译码显示单元74LS248（74LS48）是BCD码到七段码的显示译码器，它可以直接驱动共阴极数码管。它的管脚图如图5所示. 显示器用 LC5011-11 共阴极LED显示器.(注：在multisim中仿真可以用译码显示器DCD_HEX代替译码和显示单元)。图5. 74LS248管脚图4 .控制单元（1） 启动（继续）/暂停记时开关采用集成与非门构成的基本RS触发器。属低电平直接触发的触发器，有直接置位、复位的功能。 它的一路输出作为单稳态触发器的输入，另一路输出Q作为与非门5的输入控制信号。按动按钮开关B（接地），则门1输出 ＝1；门2输出Q＝0，K2复位后Q、状态保持不变。再按动按钮开关K1 ,则Q由0变为1，门5开启, 为计数器启动作好准备。由1变0，送出负脉冲，启动单稳态触发器工作。（2） 清零开关通过开关对每个计数器的R0(2)给以高电平能实现系统的清零。五：在MULTISIM中进行仿真将各个芯片在MULTISIM8中连接并进行仿真，仿真如图6所示，结果正确。六：设计所需元件555触发器一片，74ls90五片，74ls248五片，LC5011-11 共阴极LED显示器五片，电容、电阻若干。七：设计心得本次课程设计对数字电子技术有了更进一步的熟悉，实际操作和课本上的知识有很大联系，但又高于课本，一个看似很简单的电路，要动手把它设计出来就比较困难了，因为是设计要求我们在以后的学习中注意这一点，要把课本上所学到的知识和实际联系起来，同时通过本次电路的设计，不但巩固了所学知识，也使我们把理论与实践从真正意义上结合起来，增强了学习的兴趣，考验了我们借助互联网络搜集、查阅相关文献资料，和组织材料的综合能力。

7段译码器作用是把BCD码通过译码后在数码管上显示。一个数码管有7个线形LED等组成，另外还有一个用于表示小数点的LED等。你可以把7个线形的LED等想象为7根火柴。当7个LED等的某些亮时，可以看到相应的数字，就像用火柴摆数字一样。7段译码器的输出就是根据7段译码器的输入产生用于控制点亮这7个线形LED的信号。 一般是下列7段，构成8字形，最上面一段为a，按顺时针排列构成bcdef，中间一段为g --a--- f | |b ---g--- e| |c ---d--- 下面举例说明 假设输入 1，则转换为8421BCD码为0001，译码后输出 为b c亮，其余暗，此时看到的四显示‘1"，以此类推，可得到 8 4 2 1 a b c d e f g 1 0 0 0 1 0 1 1 0 0 0 0 2 0 0 1 0 1 1 0 1 1 0 1 3 0 0 1 1 1 1 1 1 0 0 1 4 0 1 0 0 0 1 1 0 0 1 1 5 0 1 0 1 1 0 1 1 0 1 1 6 0 1 1 0 1 0 1 1 1 1 1 7 0 1 1 1 1 1 1 0 0 0 0 8 1 0 0 0 1 1 1 1 1 1 1 9 1 0 0 1 1 1 1 1 0 1 1 0 0 0 0 0 1 1 1 1 1 1 0 从上可以看出，a段在输入不为1,4时点亮 b段在输入不为5,6时点亮 。。。。。。。。。。。 以此类推，可以得到各个输出与输入的关系，从而达到译码的目的。 以上分析都是在‘1"点亮灯时达到的，如果0点亮LED灯，则输出取反，即‘1"取反为‘0"， 0取反后为1

7段译码器作用是把BCD码通过译码后在数码管上显示。一个数码管有7个线形LED等组成，另外还有一个用于表示小数点的LED等。你可以把7个线形的LED等想象为7根火柴。当7个LED等的某些亮时，可以看到相应的数字，就像用火柴摆数字一样。7段译码器的输出就是根据7段译码器的输入产生用于控制点亮这7个线形LED的信号。一般是下列7段，构成8字形，最上面一段为a，按顺时针排列构成bcdef，中间一段为g--a---f||b---g---e||c---d---下面举例说明假设输入1，则转换为8421BCD码为0001，译码后输出为bc亮，其余暗，此时看到的四显示‘1"，以此类推，可得到8421abcdefg100010110000200101101101300111111001401000110011501011011011601101011111701111110000810001111111910011111011000001111110从上可以看出，a段在输入不为1,4时点亮b段在输入不为5,6时点亮。。。。。。。。。。。以此类推，可以得到各个输出与输入的关系，从而达到译码的目的。以上分析都是在‘1"点亮灯时达到的，如果0点亮LED灯，则输出取反，即‘1"取反为‘0"，0取反后为1

74ls138是3/8译码器，即对3个输入信号进行译码。得到8个输出状态。 G1,G2A,G2B,为数据允许输出端，G2A,G2B低电平有效。G1高电平有效。A,B,C为译码信号输出端，Y0~Y7为译码输出端，低电平有效。需要使能和控制的，只是看它悬空是高电平还是低电平

(9)74ls138译码器 74ls138是3/8译码器，即对3个输入信号进行译码。得到8个输出状态。G1,G2A,G2B,为数据允许输出端，G2A,G2B低电平有效。G1高电平有效。A,B,C为译码信号输出端，Y0~Y7为译码输出端，低电平有效。74LS148是兼容TTL电平的，供电4.5～5.5V 基本原理：他允许同时输入两个以上编码信号。不过在设计优先编码器时已经将所有的输入信号按优先顺序排了队，当几个输入信号同时出现时，只对其中优先权最高的一个进行编码。

由图3.3.8可见，74LS138仅有3个地址输入端。如果想对4位二进制代码，只能利用一个附加控制端（当中的一个）作为第四个地址输入端。取第（1）片74LS138的和作为它的第四个地址输入端（在同一个时间令），取第（2）片的作为它的第四个地址输入端（在同一个时间令），取两片的、、，并将第（1）片的和接至，将第（2）片的接至，如图3.3.9所示，于是得到两片74LS138的输出分别为点击浏览下一页图3.3.9 用两片74LS138接成的4线－16线译码器点击浏览下一页式（3.3.8）表明时第（1）片74LS138工作而第（2）片74LS138禁止，将的0000～0111这8个代码译成8个低电平信号。而式（3.3.9）表明时，第（2）片74LS138工作，第（1）片74LS138禁止，将的1000～1111这8个代码译成8个低电平信号。这样就用两个3线－8线译码器扩展成一个4线－16线的译码器了。同理，也可一用两个带控制端的4线－16线译码器接成一个5线-32线译码器。点击浏览下一页用与非门组成的3线-8线译码器74LS138点击浏览下一页 74ls138译码器内部电路3线-8线译码器74LS138的功能表点击浏览下一页 74ls138功能表无论从逻辑图还是功能表我们都可以看到74LS138的八个输出管脚，任何时刻要么全为高电平1—芯片处于不工作状态，要么只有一个为低电平0，其余7个输出管脚全为高电平1。如果出现两个输出管脚在同一个时间为0的情况，说明该芯片已经损坏。当附加控制门的输出为高电平（S＝1）时，可由逻辑图写出点击浏览下一页 74ls138逻辑图由上式可以看出，在同一个时间又是这三个变量的全部最小项的译码输出，所以也把这种译码器叫做最小项译码器。71LS138有三个附加的控制端、和。当、时，输出为高电平（S＝1），译码器处于工作状态。否则，译码器被禁止，所有的输出端被封锁在高电平，如表3.3.5所示。这三个控制端也叫做“片选”输入端，利用片选的作用可以将多篇连接起来以扩展译码器的功能。带控制输入端的译码器又是一个完整的数据分配器。在图3.3.8电路中如果把作为“数据”输入端（在同一个时间），而将作为“地址”输入端，那么从送来的数据只能通过所指定的一根输出线送出去。这就不难理解为什么把叫做地址输入了。例如当＝101时，门的输入端除了接至输出端的一个以外全是高电平，因此的数据以反码的形式从输出，而不会被送到其他任何一个输出端上。

38译码器一共三个输入，低位两个输入同时输入两个24译码器，高位做使能，一个直接连，一个加非门，输出的时候高位0使能的那个输出0123位，高位1使能的出处4567位

38译码器是一种数字电路，用于解析数字信号并将其转换为模拟信号。在38译码器中，J1和J10是特殊的连接端子，需要将它们连接在一起。J1和J10在38译码器中具有以下作用：保持复位：当对38译码器进行电源接通或者复位操作时，需要使得J1和J10连接在一起。这样可以在首次启动或重置时初始化译码器，确保其处于正确的工作状态。扩展使用：J1和J10还可以被用作扩展输入和输出端口，在某些情况下可能需要将这些端口连接化作其他功能。总之，38译码器中的J1和J10需要连接在一起以保证设备的正常启动和复位，同时还具有可扩展性的作用。

地址译码器 由于存储器系统是由许多存储单元构成的，每个存储单元一般存放 8 位二进制信息，为了加以区分，我们必须首先为这些存储单元编号，即分配给这些存储单元不同的地址。地址译码器的作用就是用来接受 CPU 送来的地址信号并对它进行译码，选择与此地址码相对应的存储单元，以便对该单元进行读／写操作。 存储器地址译码有两种方式，通常称为单译码与双译码。 (1) ．单译码 单译码方式又称字结构，适用于小容量存储器。 (2) ．双译码 在双译码结构中，将地址译码器分成两部分，即行译码器 ( 又叫 X 译码器 ) 和列译码器 ( 又叫 Y 译码器 ) 。 X 译码器输出行地址选择信号， Y 译码器输出列地址选择信号。行列选择线交叉处即为所选中的内存单元，这种方式的特点是译码输出线较少。

译码器是一种具有“翻译”功能的逻辑电路，这种电路能将输入二进制代码的各种状态，按照其原意翻译成对应的输出信号。有一些译码器设有一个和多个使能控制输入端，又成为片选端，用来控制允许译码或禁止译码。编码器（encoder）是将信号（如比特流）或数据编制、转换为可用以通讯、传输和存储之形式的设备。编码器是把角位移或直线位移转换成电信号的一种装置。

74138译码器的地址输入端的作用是把地址码（一般是8位、16位等）的二进制码译成BCD码或10进制数。译码器的种类很多，但它们的工作原理和分析设计方法大同小异，其中二进制译码器、二-十进制译码器和显示译码器是三种最典型，使用十分广泛的译码电路。二进制码译码器，也称最小项译码器，N中取一译码器，最小项译码器一般是将二进制码译为十进制码。工作原理：这种电路能将输入二进制代码的各种状态，按照其原意翻译成对应的输出信号。有一些译码器设有一个和多个使能控制输入端，又成为片选端，用来控制允许译码或禁止译码。在图1中，74138是一种3线—8线译码器 ，三个输入端CBA共有8种状态组合（000—111），可译出8个输出信号Y0—Y7。这种译码器设有三个使能输入端，当G2A与G2B均为0，且G1为1时，译码器处于工作状态，输出低电平。当译码器被禁止时，输出高电平。图2时检测74ls138译码器时间波形的电路，使用的虚拟仪器为数字信号发生器和逻辑分析仪。数字信号发生器在一个周期内按顺序送出两组000—111的方波信号。

是旋转编码器吧？旋转编码器是用来测量转速的装置。它分为单路输出和双路输出两种。技术参数主要有每转脉冲数（几十个到几千个都有），和供电电压等。单路输出是指旋转编码器的输出是一组脉冲，而双路输出的旋转编码器输出两组相位差90度的脉冲，通过这两组脉冲不仅可以测量转速，还可以判断旋转的方向。　　编码器如以信号原理来分 　　增量脉冲编码器:SPC 　　绝对脉冲编码器:APC 　　两者一般都应用于速度控制或位置控制系统的检测元件. 　　增量型编码器与绝对型编码器的区分　　工作原理: 　　由一个中心有轴的光电码盘，其上有环形通、暗的刻线，有光电发射和接收器件读取,获得四组正弦波信号组合成A、B、C、D,每个正弦波相差90度相位差（相对于一个周波为360度），将C、D信号反向，叠加在A、B两相上，可增强稳定信号；另每转输出一个Z相脉冲以代表零位参考位。 　　由于A、B两相相差90度，可通过比较A相在前还是B相在前，以判别编码器的正转与反转，通过零位脉冲，可获得编码器的零位参考位。 　　编码器码盘的材料有玻璃、金属、塑料，玻璃码盘是在玻璃上沉积很薄的刻线，其热稳定性好，精度高，金属码盘直接以通和不通刻线，不易碎，但由于金属有一定的厚度，精度就有限制，其热稳定性就要比玻璃的差一个数量级，塑料码盘是经济型的，其成本低，但精度、热稳定性、寿命均要差一些。 　　分辨率—编码器以每旋转360度提供多少的通或暗刻线称为分辨率，也称解析分度、或直接称多少线，一般在每转分度5~10000线。 　　信号输出: 　　信号输出有正弦波（电流或电压）,方波（TTL、HTL）,集电极开路（PNP、NPN）,推拉式多种形式，其中TTL为长线差分驱动（对称A,A-;B,B-;Z,Z-）,HTL也称推拉式、推挽式输出，编码器的信号接收设备接口应与编码器对应。 　　信号连接—编码器的脉冲信号一般连接计数器、PLC、计算机，PLC和计算机连接的模块有低速模块与高速模块之分，开关频率有低有高。 　　如单相联接，用于单方向计数，单方向测速。 　　A.B两相联接，用于正反向计数、判断正反向和测速。 　　A、B、Z三相联接，用于带参考位修正的位置测量。 　　A、A-，B、B-，Z、Z-连接，由于带有对称负信号的连接，电流对于电缆贡献的电磁场为0，衰减最小，抗干扰最佳，可传输较远的距离。 　　对于TTL的带有对称负信号输出的编码器，信号传输距离可达150米。 　　旋转编码器由精密器件构成，故当受到较大的冲击时，可能会损坏内部功能，使用上应充分注意。 　　注意的事项是： 　　（1）安装 　　安装时不要给轴施加直接的冲击。 　　编码器轴与机器的连接，应使用柔性连接器。在轴上装连接器时，不要硬压入。即使使用连接器，因安装不良，也有可能给轴加上比允许负荷还大的负荷，或造成拨芯现象，因此，要特别注意。 　　轴承寿命与使用条件有关，受轴承荷重的影响特别大。如轴承负荷比规定荷重小，可大大延长轴承寿命。 　　不要将旋转编码器进行拆解，这样做将有损防油和防滴性能。防滴型产品不宜长期浸在水、油中，表面有水、油时应擦拭干净。 　　cnctechnet.com 　　（2）振动 　　加在旋转编码器上的振动，往往会成为误脉冲发生的原因。因此，应对设置场所、安装场所加以注意。每转发生的脉冲数越多，旋转槽圆盘的槽孔间隔越窄，越易受到振动的影响。在低速旋转或停止时，加在轴或本体上的振动使旋转槽圆盘抖动，可能会发生误脉冲。 　　（3）关于配线和连接 　　误配线，可能会损坏内部回路，故在配线时应充分注意： 　　① 配线应在电源OFF状态下进行，电源接通时，若输出线接触电源，则有时会损坏输出回路。 　　② 若配线错误，则有时会损坏内部回路，所以配线时应充分注意电源的极性等。 　　3 若和高压线、动力线并行配线，则有时会受到感应造成误动作成损坏，所以要分离开另行配线。 　　④ 延长电线时，应在10m以下。并且由于电线的分布容量，波形的上升、下降时间会较长，有问题时，采用施密特回路等对波形进行整形。 　　⑤ 为了避免感应噪声等，要尽量用最短距离配线。向集成电路输入时，特别需要注意。 　　6 电线延长时，因导体电阻及线间电容的影响，波形的上升、下降时间加长，容易产生信号间的干扰（串音），因此应用电阻小、线间电容低的电线（双绞线、屏蔽线）。 　　对于HTL的带有对称负信号输出的编码器，信号传输距离可达300米

1表示赞成，0表示否定。011 101 110 111四种情况表决通过。A B C代表3个人，然后简化。或：Sa，Sb，Sc为三裁判按键，按下=1通过，S为开始键真值表中绿色圈为通过组合，通过後LED亮。138译码器的ABC做为输入端，Y3，Y5，Y6，Y7连在一个与非门上，令其输出为Y，若Y为高电频，则表决通过，Y为低电频则表决不通过。扩展资料：74LS138可以组成三变量输入，四变量输入的任意组合逻辑电路。用一块3线-8线译码器74LS138可以组成任何一个三变量输入的逻辑函数，任意一个输入三变量的逻辑函数都可以用一块3线-8线译码器74LS138来实现。因为任意一个组合逻辑表达式都可以写成标准与或式的形式，即最小项之和的形式，而·块3线-8线译码器74LS138的输出正好是二变量最小项的全部体现。参考资料来源：百度百科-74LS138

译.码.器是.用.来.翻.译.地.址.指.令.的，比.如.我.给.你.一.个.地.址.1000 0000，它.是.由.八.根.地.址.线.给.予的信.号，你如.何将.这八.根地.址线.所.表.达.的.地.址.给.找.出.来.呢..？你需.要.将.这八.根.线变.成.一.根.与.1000 0000.指定.地址.相.连.的.数.据.线.吧.？译.码.器.就.是起.到这个功能 当然，这只是,粗,略,的,讲,解,，实,际,如果,,是,将,八,根,线变,成对,应,一,根,线,，那,么,译,码器.将.有.八..个输.入..端.，2.的.八.次.方.，.也即..2.5.6.根输.出.（.因.为.有.八.根.地.址.线..对.应.2.5.6个.地.址.）..。而.实.际.我.们.所.看.到.的.译.码.器.，比如74138，只.有.6个.输.入.端，.8.个输.出端.（输入.端有.3.根.只.是用.来.搞.固..定输.入.的.，不涉.及0.1.变.换，.是0.就只能.输入0.，是1.只.能输.入.1，.依.据输.入.端.代.号.上.有无.“.非.”.来.判.断.。实.际.起.作用.的.只.是.下.面3.个.输.入.端.，.所.以有.2.的.3.次.方.也.即8.个.输.出.端.）.，这.是.由于.地.址.线.有.部.分已.经.和.存.储.器.相连.接.了.。 . 汗，不知.不.觉说.这.么.多了.。.精.力.有.限，.只.给.你.讲..这.么多.了.。.关于组.成.原理.，.有兴.趣.的.话.建.议.买.本.浙.大.学.长.出的.计.算.机.组.成.原理.高.分.笔.记.看.看.，内.容.平.时.易懂.，.虽.是.针对.考.研.生.的，.但.一点.也.不.难..。淘..宝.上.有.卖，.别.的.地方.没.有 PS：你.没.给悬.赏.我.都.打.了.这.么.多字.，.别忘.了选.我.就是.了靠！.说.我内.容.里.有.敏.感.词！.见.谅.，.我.找.不.到敏.感.词.在.哪.儿，.又.不.忍.心辛.苦.打.出.的.内容.白.费.，.中间.隔.了.很.多小.点.！.很.愤.怒！

译码器是一种具有“翻译”功能的逻辑电路，这种电路能将输入二进制代码的各种状态，按照其原意翻译成对应的输出信号。有一些译码器设有一个和多个使能控制输入端，又成为片选端，用来控制允许译码或禁止译码。编码器（encoder）是将信号（如比特流）或数据编制、转换为可用以通讯、传输和存储之形式的设备。编码器是把角位移或直线位移转换成电信号的一种装置。

什么是译码器实现译码器功能的组合逻辑电路称为译码器。它的输入是二进制的代码，输出是一组高低电平信号，每输入一组不同的代码，只有一个输出端呈现有效信号.什么是编码器：完成编码功能的数字逻辑电路称为编码器，其逻辑功能与译码器正好相反。译码器实现“多对一”译码，而编码器实现“一对多”译码。

译码器是一种具有“翻译”功能的逻辑电路，这种电路能将输入二进制代码的各种状态，按照其原意翻译成对应的输出信号。有一些译码器设有一个和多个使能控制输入端，又成为片选端，用来控制允许译码或禁止译码。编码器（encoder）是将信号（如比特流）或数据编制、转换为可用以通讯、传输和存储之形式的设备。编码器是把角位移或直线位移转换成电信号的一种装置。

一、解释译码器：1、重点词解释：什么是译码？将具有特定含义的二进制代码变换(翻译)成一定的输出信号，以表示二进制代码的原意，这一过程称为译码。译码是编码的逆过程，即将某个二进制代码翻译成电路的某种状态。2、解释译码器：什么是译码器？实现译码功能的组合电路称为译码器。译码器是一个多输入、多输出的组合逻辑电路。它的作用是把给定的代码进行“翻译”，变成相应的状态，使输出通道中相应的一路有信号输出。二、译码器的作用解释：译码器在数字系统中有广泛的用途，不仅用于代码的转换、终端的数字显示，还用于数据分配，存贮器寻址和组合控制信号等。不同的功能可选用不同种类的译码器。三、必要补充：译码是编码的逆过程，在编码时，每一种二进制代码，都赋予了特定的含义，即都表示了一个确定的信号或者对象。把代码状态的特定含义"翻译"出来的过程叫做译码，实现译码操作的电路称为译码器。或者说，译码器是可以将输入二进制代码的状态翻译成输出信号，以表示其原来含义的电路。

译码器是一个多输入、多输出的组合逻辑电路。它的作用是把给定的代码进行“翻译”，变成相应的状态，使输出通道中相应的一路有信号输出。译码器在数字系统中有广泛的用途，不仅用于代码的转换、终端的数字显示，还用于数据分配，存贮器寻址和组合控制信号等。不同的功能可选用不同种类的译码器。译码器分为通用译码器和显示译码器两大类。前者又分为变量译码器和代码变换译码器。译码器是一种具有“翻译”功能的逻辑电路，这种电路能将输入二进制代码的各种状态，按照其原意翻译成对应的输出信号。有一些译码器设有一个和多个使能控制输入端，又成为片选端，用来控制允许译码或禁止译码。

　　一、解释译码器：　　1、重点词解释：　　什么是译码？将具有特定含义的二进制代码变换(翻译)成一定的输出信号，以表示二进制代码的原意，这一过程称为译码。译码是编码的逆过程，即将某个二进制代码翻译成电路的某种状态。　　2、解释译码器：　　什么是译码器？实现译码功能的组合电路称为译码器。译码器是一个多输入、多输出的组合逻辑电路。它的作用是把给定的代码进行“翻译”，变成相应的状态，使输出通道中相应的一路有信号输出。　　二、译码器的作用解释：　　译码器在数字系统中有广泛的用途，不仅用于代码的转换、终端的数字显示，还用于数据分配，存贮器寻址和组合控制信号等。不同的功能可选用不同种类的译码器。　　三、必要补充：　　译码是编码的逆过程，在编码时，每一种二进制代码，都赋予了特定的含义，即都表示了一个确定的信号或者对象。把代码状态的特定含义"翻译"出来的过程叫做译码，实现译码操作的电路称为译码器。或者说，译码器是可以将输入二进制代码的状态翻译成输出信号，以表示其原来含义的电路。

译码器在数字系统中有广泛的用途，不仅用于代码的转换、终端的数字显示，还用于数据分配，存贮器寻址和组合控制信号等。不同的功能可选用不同种类的译码器。1、译码器是一种具有“翻译”功能的逻辑电路，这种电路能将输入二进制代码的各种状态，按照其原意翻译成对应的输出信号。有一些译码器设有一个和多个使能控制输入端，又成为片选端，用来控制允许译码或禁止译码。2、译码器的种类很多，但它们的工作原理和分析设计方法大同小异，其中二进制译码器、二-十进制译码器和显示译码器是三种最典型，使用十分广泛的译码电路。3、二进制码译码器，也称最小项译码器，N中取一译码器，最小项译码器一般是将二进制码译为十进制码。4、代码转换译码器，是从一种编码转换为另一种编码。5、显示译码器，一般是将一种编码译成十进制码或特定的编码，并通过显示器件将译码器的状态显示出来。

什么是译码？将具有特定含义的二进制代码变换(翻译)成一定的输出信号，以表示二进制代码的原意，这一过程称为译码。译码是编码的逆过程，即将某个二进制代码翻译成电路的某种状态。什么是译码器？实现译码功能的组合电路称为译码器。译码器是一个多输入、多输出的组合逻辑电路。它的作用是把给定的代码进行“翻译”，变成相应的状态，使输出通道中相应的一路有信号输出。译码器的用途译码器在数字系统中有广泛的用途，不仅用于代码的转换、终端的数字显示，还用于数据分配，存贮器寻址和组合控制信号等。不同的功能可选用不同种类的译码器。译码器的分类译码器可分为通用译码器和显示译码器两大类。前者又分为变量译码器和代码变换译码器，例如，二进制译码器、二—十进制译码器等。二进制译码器：二进制译码器的输入为二进制代码（n位），输出为2n个高低电平信号，每个输出仅包含一个最小项。例如，输入是三位二进制代码，输出有八种状态，八个输出端分别对应其中一种输入状态。因此，又把三位二进制译码器称为3线—8线译码器。二—十进制译码器：把二-十进制代码翻译成10个十进制数字信号的电路，称为二-十进制译码器。二-十进制译码器的输入是十进制数的4位二进制编码（bcd码），分别用a3、a2、a1、a0表示；输出的是与10个十进制数字相对应的10个信号(低电平)，用y9～y0表示。由于二-十进制译码器有4根输入线，10根输出线，所以又称为4线-10线译码器。数字显示译码器：显示译码器主要由译码器和驱动器两部分组成，通常将这两部分集成在一块芯片中。

译码器的作用：　　译码器在数字系统中有广泛的用途，不仅用于代码的转换、终端的数字显示，还用于数据分配，存贮器寻址和组合控制信号等。不同的功能可选用不同种类的译码器。译码：将具有特定含义的二进制代码变换(翻译)成一定的输出信号，以表示二进制代码的原意，这一过程称为译码。译码是编码的逆过程，即将某个二进制代码翻译成电路的某种状态。译码器：实现译码功能的组合电路称为译码器。译码器是一个多输入、多输出的组合逻辑电路。它的作用是把给定的代码进行“翻译”，变成相应的状态，使输出通道中相应的一路有信号输出。

　　　　作用：译码器在数字系统中有广泛的用途，不仅用于代码的转换、终端的数字显示，还用于数据分配，存贮器寻址和组合控制信号等。不同的功能可选用不同种类的译码器。　　1、译码器是一种具有“翻译”功能的逻辑电路，这种电路能将输入二进制代码的各种状态，按照其原意翻译成对应的输出信号。有一些译码器设有一个和多个使能控制输入端，又成为片选端，用来控制允许译码或禁止译码。　　2、译码器的种类很多，但它们的工作原理和分析设计方法大同小异，其中二进制译码器、二-十进制译码器和显示译码器是三种最典型，使用十分广泛的译码电路。　　3、二进制码译码器，也称最小项译码器，N中取一译码器，最小项译码器一般是将二进制码译为十进制码。　　4、代码转换译码器，是从一种编码转换为另一种编码。　　5、显示译码器，一般是将一种编码译成十进制码或特定的编码，并通过显示器件将译码器的状态显示出来。　　扩展资料：　　1、74138是一种3线—8线译码器，三个输入端CBA共有8种状态组合（000—111），可译出8个输出信号Y0—Y7。这种译码器设有三个使能输入端，当G2A与G2B均为0，且G1为1时，译码器处于工作状态，输出低电平。当译码器被禁止时，输出高电平。　　2、检测74ls138译码器时间波形的电路，使用的虚拟仪器为数字信号发生器和逻辑分析仪。数字信号发生器在一个周期内按顺序送出两组000—111的方波信号。　　3、7442为二—十进制译码器，具有4个输入端和10个输出端。输入信号采用8421BCD码，二进制数0000—1001与十进制数0—9对应。当输入超过这个范围是无效，10个输出端均为高电平。7442电路没有使能端，因此只要输入在规定范围内，就会有一个输出端为低电平。

作用：译码器在数字系统中有广泛的用途，不仅用于代码的转换、终端的数字显示，还用于数据分配，存贮器寻址和组合控制信号等。不同的功能可选用不同种类的译码器。1、译码器是一种具有“翻译”功能的逻辑电路，这种电路能将输入二进制代码的各种状态，按照其原意翻译成对应的输出信号。有一些译码器设有一个和多个使能控制输入端，又成为片选端，用来控制允许译码或禁止译码。2、译码器的种类很多，但它们的工作原理和分析设计方法大同小异，其中二进制译码器、二-十进制译码器和显示译码器是三种最典型，使用十分广泛的译码电路。3、二进制码译码器，也称最小项译码器，N中取一译码器，最小项译码器一般是将二进制码译为十进制码。4、代码转换译码器，是从一种编码转换为另一种编码。5、显示译码器，一般是将一种编码译成十进制码或特定的编码，并通过显示器件将译码器的状态显示出来。扩展资料：1、74138是一种3线—8线译码器 ，三个输入端CBA共有8种状态组合（000—111），可译出8个输出信号Y0—Y7。这种译码器设有三个使能输入端，当G2A与G2B均为0，且G1为1时，译码器处于工作状态，输出低电平。当译码器被禁止时，输出高电平。2、检测74ls138译码器时间波形的电路，使用的虚拟仪器为数字信号发生器和逻辑分析仪。数字信号发生器在一个周期内按顺序送出两组000—111的方波信号。3、7442为二—十进制译码器，具有4个输入端和10个输出端。输入信号采用8421BCD码，二进制数0000—1001与十进制数0—9对应。当输入超过这个范围是无效，10个输出端均为高电平。7442电路没有使能端，因此只要输入在规定范围内，就会有一个输出端为低电平。参考资料：百度百科-译码器

错，实现译码功能的组合电路称为译码器。译码器是一个多输入、多输出的组合逻辑电路。它的作用是把给定的代码进行“翻译”，变成相应的状态，使输出通道中相应的一路有信号输出。详见http://zhidao.baidu.com/link?url=fN_vnI0sGGwqbDBL72gCfY9Pf_8fggGvUgNwqj-oqXMPoinILui12HPyAn7YjefjRPK9j366Htf7bHBdPiMoRq

3-8二进制译码器的工作原理与应用 什么是3-8二进制译码器？ 3-8二进制译码器又叫做74LS138译码器，是数字电路中常见的组合逻辑电路。该译码器可以将3位二进制代码译码成8种不同的输出状态，每一种输出状态都对应着一个唯一的输入代码。在数字集成电路的设计和应用中，3-8二进制译码器被广泛地应用于数码管显示、数据存储器、模数转换器等电路中。3-8二进制译码器的工作原理 3-8二进制译码器的输入端共有3个，分别是A、B、C。每一位都是一个二进制数，可以是0或1。通过输入端的不同组合，可以产生8种不同的输出信号。输出端共有8个，分别为Y0、Y1、Y2、Y3、Y4、Y5、Y6和Y7。每一个输出端的状态只有两种：高电平和低电平。当输入信号为000时，输出Y0处于高电平，其他输出端处于低电平。当输入信号为001时，输出Y1处于高电平，其他输出端处于低电平。当输入信号为010时，输出Y2处于高电平，其他输出端处于低电平。以此类推，当输入信号为111时，输出Y7处于高电平，其他输出端处于低电平。因此，3-8二进制译码器在数字电路中被广泛应用。3-8二进制译码器的应用场景 3-8二进制译码器的应用场景非常广泛。例如，在数码管显示中，利用74LS138译码器，可以将BCD码转换为7段LED数码管需要的控制信号。在计算机中，3-8二进制译码器被广泛应用于存储器芯片和地址编码器中。此外，译码器还可以构成多路复用器、选择器、寄存器等电路，扩展数字电路的应用能力，提高数字电路的稳定性和性能。因此，3-8二进制译码器是数字电路中不可或缺的重要器件之一。结语 3-8二进制译码器是数字电路中广泛应用的组合逻辑电路，它能够将3位二进制代码译码成8种不同的输出状态。应用范围非常广泛，可以实现数码管显示、数据存储器、模数转换器等电路状态的输出控制，提高数字电路的性能和稳定性。在今后的数字化时代，3-8二进制译码器和其他数字电路器件必将会发挥更加重要的作用，成为数字电路领域的重要创新和应用方向。

实现译码器的禁止，检测作用

看此图,很清楚了,不懂可以继续问

关于指令译码单元：不管是硬盘上、内存中还是CPU中，指令确实都是以二进制（0、1）方式存储，但是二进制存储的指令并不见得就是CPU能直接处理的指令，比如 汇编语句 mov AX,BX 的二进制机器码 1000 1011 1100 0011CPU 核心的运算单元并不知道 1000 1011 1100 0011 是什么意思，要通过译码器才能把这一段机器码转换为控制核心电路工作的信号——微码，换句话说，就是把二进制的程序代码（软件）变为硬件的电路控制信号。另外，现代 x86 微处理器通常还要额外的译码电路，把 x86 CISC 指令动态翻译成 RISC 指令，然后送到 CPU 的 RISC 核心再翻译为控制信号。关于预取缓冲器：如果不使用这个缓冲器，CPU 每次需要新指令的时候都从内存（或L2缓存）读取的话，那么就得空耗几百（或L2的几十）个周期等待这些慢速设备。L1 数据缓存以及 CPU 内核里面的指令寄存器队列 可以以更高的速度运行，让 CPU 一旦需要就能在几个或一个周期内从中取得新指令，从而大大加快指令连续执行的速度。

就是个38译码器输入端A2~A0组成的三位2进制数是多少，相应的输出Y为低电平，其他为高电平。如A2~A0：111，即7，则Y7输出为低电平，其他为高电平。你可以搜一下，看一下它的功能表。

这个根据三--八译码器功能和你设计的单片机系统功能需要而定。 一般当外围芯片较多时 ，单片机的IO口不能提供如此多的片选信号时，用三八译码器即可以只用3个I/O口 分配 8 个片选信号给 8 个外围芯片，从而对外围芯片进行分时的读写操作！ 希望对你有点帮助！

　　地址译码器信号主要是为主机识别从机地址，方便通信；　　在系统中，常常有很多器件/IO口，但数据总线只有一条，控制其为了方便对期间进行管理和通信，每个器件或IO口都有相应的地址，这个地址是8位的，16位，32位甚至更高位的，相应的地址总线也是8，16，32位的。　　地址总线的地址是多位的二进制数，地址译码器对地址进行运算后，是输出的某个引脚为高电平或低电平，使得相应器件使能，响应控制其的操作。　　原理有几种，简单但是电路复杂的就是用门电路，用真值表找出对应关系，卡诺图化简就行了，也有专用的地址译码器，原理差不多.　　

引脚分配。交叉开关优先译码器是引脚分配给器件上的数字外设。译码器是一类多输入多输出组合逻辑电路器件，其可以分为：变量译码和显示译码两类。

1. 寄存器:寄存器是用于暂存数据的组件,它按照输入的数据在相关存储单元中保存一定位数的二进制代码,并可根据控制信号保持或改变其存储状态。寄存器有触发器等组成,常用于CPU、存储器等元件之间的数据交换和同步。例如:移位寄存器可以用于频率分频。2. 计数器:计数器是可以对输入的脉冲进行计数的组件,它按照输入脉冲的频率产生二进制计数代码。计数器可用于频率测量、定时、代码转换等。例如: circulation counter 用于统计循环次数。3. 译码器:译码器是一种将二进制代码转换为多个输出线信号的组件, it可以对二进制输入代码进行译码,使其相应的输出线路产生激活信号。译码器用于对多个信号线进行选择和控制。例如:BCD译码器可以把二进制码译成十进制码。4. 多路数据选择器:多路数据选择器是一种根据地址选择输入线路数据传送到输出的组件。它可以根据地址选择输入多个数据源中的一个数据传送到输出。多路数据选择器用于在多个数据源中选择一个数据输出。例如:时间分歧器可以根据不同的时钟信号选择不同的数据源。上述四种元件都是数字电路中常用的基本组件,各自具有存储、计数、转换和选择数据的功能。在许多电子系统和CPU中都有广泛应用,如:控制系统、通信系统、计算机系统等。它们配合使用可以完成较为复杂的数据操作和控制功能。

我先去看看百科 (^o^)/~

主要就是可以扩充单片机接口数量，如用3个单片机io口可以控制产生8个io端口，然后和外围器件相连。

由图3.3.8可见，74LS138仅有3个地址输入端。如果想对4位二进制代码，只能利用一个附加控制端（当中的一个）作为第四个地址输入端。取第（1）片74LS138的和作为它的第四个地址输入端（在同一个时间令），取第（2）片的作为它的第四个地址输入端（在同一个时间令），取两片的、、，并将第（1）片的和接至，将第（2）片的接至，如图3.3.9所示，于是得到两片74LS138的输出分别为点击浏览下一页图3.3.9 用两片74LS138接成的4线－16线译码器点击浏览下一页式（3.3.8）表明时第（1）片74LS138工作而第（2）片74LS138禁止，将的0000～0111这8个代码译成8个低电平信号。而式（3.3.9）表明时，第（2）片74LS138工作，第（1）片74LS138禁止，将的1000～1111这8个代码译成8个低电平信号。这样就用两个3线－8线译码器扩展成一个4线－16线的译码器了。同理，也可一用两个带控制端的4线－16线译码器接成一个5线-32线译码器。点击浏览下一页用与非门组成的3线-8线译码器74LS138点击浏览下一页 74ls138译码器内部电路3线-8线译码器74LS138的功能表点击浏览下一页 74ls138功能表无论从逻辑图还是功能表我们都可以看到74LS138的八个输出管脚，任何时刻要么全为高电平1—芯片处于不工作状态，要么只有一个为低电平0，其余7个输出管脚全为高电平1。如果出现两个输出管脚在同一个时间为0的情况，说明该芯片已经损坏。当附加控制门的输出为高电平（S＝1）时，可由逻辑图写出点击浏览下一页 74ls138逻辑图由上式可以看出，在同一个时间又是这三个变量的全部最小项的译码输出，所以也把这种译码器叫做最小项译码器。71LS138有三个附加的控制端、和。当、时，输出为高电平（S＝1），译码器处于工作状态。否则，译码器被禁止，所有的输出端被封锁在高电平，如表3.3.5所示。这三个控制端也叫做“片选”输入端，利用片选的作用可以将多篇连接起来以扩展译码器的功能。带控制输入端的译码器又是一个完整的数据分配器。在图3.3.8电路中如果把作为“数据”输入端（在同一个时间），而将作为“地址”输入端，那么从送来的数据只能通过所指定的一根输出线送出去。这就不难理解为什么把叫做地址输入了。例如当＝101时，门的输入端除了接至输出端的一个以外全是高电平，因此的数据以反码的形式从输出，而不会被送到其他任何一个输出端上。

7段译码器作用是把BCD码通过译码后在数码管上显示。一个数码管有7个线形LED等组成，另外还有一个用于表示小数点的LED等。你可以把7个线形的LED等想象为7根火柴。当7个LED等的某些亮时，可以看到相应的数字，就像用火柴摆数字一样。7段译码器的输出就是根据7段译码器的输入产生用于控制点亮这7个线形LED的信号。 一般是下列7段，构成8字形，最上面一段为a，按顺时针排列构成bcdef，中间一段为g --a--- f | |b ---g--- e| |c ---d--- 下面举例说明 假设输入 1，则转换为8421BCD码为0001，译码后输出 为b c亮，其余暗，此时看到的四显示‘1"，以此类推，可得到 8 4 2 1 a b c d e f g 1 0 0 0 1 0 1 1 0 0 0 0 2 0 0 1 0 1 1 0 1 1 0 1 3 0 0 1 1 1 1 1 1 0 0 1 4 0 1 0 0 0 1 1 0 0 1 1 5 0 1 0 1 1 0 1 1 0 1 1 6 0 1 1 0 1 0 1 1 1 1 1 7 0 1 1 1 1 1 1 0 0 0 0 8 1 0 0 0 1 1 1 1 1 1 1 9 1 0 0 1 1 1 1 1 0 1 1 0 0 0 0 0 1 1 1 1 1 1 0 从上可以看出，a段在输入不为1,4时点亮 b段在输入不为5,6时点亮 。。。。。。。。。。。 以此类推，可以得到各个输出与输入的关系，从而达到译码的目的。 以上分析都是在‘1"点亮灯时达到的，如果0点亮LED灯，则输出取反，即‘1"取反为‘0"， 0取反后为1

不管怎么接一般就是用作IO扩展与复用用3个IO，可以控制8个输出相当于3个IO在一定条件下变成了8个IO，同时因为选通端的存在，还可以使这3个IO接到其他功能的外设上作其他用，大大节省了IO资源

　　地址译码器的主要作用是把地址码（一般是8位、16位等）的二进制码译成BCD码或10进制数。

编码器逻辑功能：将旋转位移转换成一串数字脉冲信号。译码器的逻辑功能：将二进制代码翻译为特定的对象（如逻辑电平等），功能与编码器相反。编码器产生电信号后由数控制置CNC、可编程逻辑控制器PLC、控制系统等来处理。这些传感器主要应用在下列方面：机床、材料加工、电动机反馈系统以及测量和控制设备。在ELTRA编码器中角位移的转换采用了光电扫描原理。数字电路中，译码器（如n线－2线BCD译码器）可以担任多输入多输出逻辑门的角色，能将已编码的输入转换成已编码的输出。扩展资料编码器工作原理由一个中心有轴的光电码盘，其上有环形通、暗的刻线，有光电发射和接收器件读取，获得四组正弦波信号组合成A、B、C、D,每个正弦波相差90度相位差（相对于一个周波为360度），将C、D信号反向，叠加在A、B两相上，可增强稳定信号；另每转输出一个Z相脉冲以代表零位参考位。由于A、B两相相差90度，可通过比较A相在前还是B相在前，以判别编码器的正转与反转，通过零位脉冲，可获得编码器的零位参考位。编码器码盘的材料有玻璃、金属、塑料，玻璃码盘是在玻璃上沉积很薄的刻线，其热稳定性好，精度高，金属码盘直接以通和不通刻线，不易碎，但由于金属有一定的厚度，精度就有限制，其热稳定性就要比玻璃的差一个数量级，塑料码盘是经济型的，其成本低，但精度、热稳定性、寿命均要差一些。分辨率—编码器以每旋转360度提供多少的通或暗刻线称为分辨率，也称解析分度、或直接称多少线，一般在每转分度5~10000线。参考资料来源：百度百科-优先编码器参考资料来源：百度百科-编码器

什么是译码器？ 实现译码功能的组合电路称为译码器。译码器是一个多输入、多输出的组合逻辑电路。 它的作用是把给定的代码进行“翻译”，也就是输入译码， 经过译码，变成相应的输出状态，使输出通道中相应的一路有信号输出。

1表示赞成，0表示否定。011 101 110 111四种情况表决通过。A B C代表3个人，然后简化。或：Sa，Sb，Sc为三裁判按键，按下=1通过，S为开始键真值表中绿色圈为通过组合，通过後LED亮。138译码器的ABC做为输入端，Y3，Y5，Y6，Y7连在一个与非门上，令其输出为Y，若Y为高电频，则表决通过，Y为低电频则表决不通过。扩展资料：74LS138可以组成三变量输入，四变量输入的任意组合逻辑电路。用一块3线-8线译码器74LS138可以组成任何一个三变量输入的逻辑函数，任意一个输入三变量的逻辑函数都可以用一块3线-8线译码器74LS138来实现。因为任意一个组合逻辑表达式都可以写成标准与或式的形式，即最小项之和的形式，而·块3线-8线译码器74LS138的输出正好是二变量最小项的全部体现。参考资料来源：百度百科-74LS138

　　译码器（decoder）是一类多输入多输出组合逻辑电路器件，其可以分为：变量译码和显示译码两类。变量译码器一般是一种较少输入变为较多输出的器件，常见的有n线-2^n线译码和8421BCD码译码两类；显示译码器用来将二进制数转换成对应的七段码。译码器可以将输入代码的状态翻译成相应的输出信号，以高、低电平的形式在各自的输出端口送出，以表示其意愿。译码器有多个输入端和多个输出端。假如输入的端个数为，每个输出端只能有两个状态，则输出端个数最多有2n个。常用译码器输入、输出端头数来称呼译码器，如3线-8线译码器，4线-10线译码器等。

1、译码器在数字系统中有广泛的用途，不仅用于代码的转换、终端的数字显示，还用于数据分配，存贮器寻址和组合控制信号等。不同的功能可选用不同种类的译码器。2、译码是编码的逆过程，在编码时，每一种二进制代码，都赋予了特定的含义，即都表示了一个确定的信号或者对象。把代码状态的特定含义“翻译”出来的过程叫做译码，实现译码操作的电路称为译码器。或者说，译码器是可以将输入二进制代码的状态翻译成输出信号，以表示其原来含义的电路。

CPU的译码器主要用途 在计算机硬件中，CPU是最重要的组件之一。其主要任务是执行计算机程序中的指令。当CPU接收到指令时，需要将其转换为可执行的操作。为此，CPU需要一个译码器。译码器的定义 译码器是计算机硬件中用于将机器语言指令翻译成可执行操作的组件。它通常是一个硬件电路，其作用是将输入信息转化为输出信息。在CPU中，译码器的输入是指令编码，输出是可执行操作。通常情况下，译码器应该支持多种不同的指令集。译码器的工作原理 在CPU接收到机器语言指令后，其首先会将指令编码送到译码器中进行解码。译码器会根据指令的编码和操作码，将其翻译成可执行的操作。大部分指令集包括不同数量和类型的操作码，因此译码器需要支持多种指令集。译码器将解码后的信息存储在内部寄存器中，方便CPU之后运行指令。译码器的重要性 译码器是CPU中最重要的组件之一，因为它负责将指令编码翻译成可执行的操作。没有译码器，CPU将无法识别指令并执行计算机程序。另外，不同的CPU需要适用不同的译码器来执行不同的操作。因此，译码器的功能和性能对CPU的整体性能和功能有很大的影响。译码器和操作系统的关系 操作系统是计算机系统中关键组成部分之一，其作用是为用户提供友好的界面和管理计算机资源。译码器在操作系统中也起着重要的作用。操作系统需要解析和识别各种存在的指令集，包括x86、ARM、MIPS等，以便为不同的CPU提供适当的支持。大部分现代操作系统都为各种CPU提供了必要的指令支持。总结 CPU的译码器是计算机硬件中最基本的组件之一。它的主要作用是将指令编码翻译成可执行的操作，为CPU提供指令支持。没有译码器，CPU将无法执行指令。因此，译码器的性能和功能对CPU的整体性能和功能都至关重要。

译码器在现实中有可以掌握中规模集成译码器的逻辑功能和使用方法。译码器是一个多输入、多输出的组合逻辑电路。它的作用是把给定的代码进行“翻译”，变成相应的状态，使输出通道中相应的一路有信号输出。译码器在现实中有可以熟悉数码管的使用。译码器在数字系统中有广泛的用途，不仅用于代码的转换、终端的数字显示，还用于数据分配，存贮器寻址和组合控制信号等。不同的功能可选用不同种类的译码器。扩展资料：译码器可分为通用译码器和显示译码器两大类。前者又分为变量译码器和代码变换译码器。变量译码器（又称二进制译码器），用以表示输入变量的状态，如2线-4线、3线-8线和4线-16线译码器。若有n个输入变量，则有2n个不同的组合状态，就有2n个输出端供其使用。而每一个输出所代表的函数对应于n个输入变量的最小项。参考资料来源：百度百科-译码器

作用：译码器在数字系统中有广泛的用途，不仅用于代码的转换、终端的数字显示，还用于数据分配，存贮器寻址和组合控制信号等。不同的功能可选用不同种类的译码器。1、译码器是一种具有“翻译”功能的逻辑电路，这种电路能将输入二进制代码的各种状态，按照其原意翻译成对应的输出信号。有一些译码器设有一个和多个使能控制输入端，又成为片选端，用来控制允许译码或禁止译码。2、译码器的种类很多，但它们的工作原理和分析设计方法大同小异，其中二进制译码器、二-十进制译码器和显示译码器是三种最典型，使用十分广泛的译码电路。3、二进制码译码器，也称最小项译码器，N中取一译码器，最小项译码器一般是将二进制码译为十进制码。4、代码转换译码器，是从一种编码转换为另一种编码。5、显示译码器，一般是将一种编码译成十进制码或特定的编码，并通过显示器件将译码器的状态显示出来。扩展资料：1、74138是一种3线—8线译码器 ，三个输入端CBA共有8种状态组合（000—111），可译出8个输出信号Y0—Y7。这种译码器设有三个使能输入端，当G2A与G2B均为0，且G1为1时，译码器处于工作状态，输出低电平。当译码器被禁止时，输出高电平。2、检测74ls138译码器时间波形的电路，使用的虚拟仪器为数字信号发生器和逻辑分析仪。数字信号发生器在一个周期内按顺序送出两组000—111的方波信号。3、7442为二—十进制译码器，具有4个输入端和10个输出端。输入信号采用8421BCD码，二进制数0000—1001与十进制数0—9对应。当输入超过这个范围是无效，10个输出端均为高电平。7442电路没有使能端，因此只要输入在规定范围内，就会有一个输出端为低电平。参考资料：百度百科-译码器